[发明专利]基于后台校准的一步两位逐次逼近型模数转换器

权利要求书

1.一种基于后台校准的一步两位逐次逼近型模数转换器，其特征在于，包括：

差分信号正输入端V_ip、差分信号负输入端V_in，参考电平输入端及其缓冲电路；参考电平包括共模参考电平V_CM、上参考电平V_ref、下参考电平GND；

量化结构包含三排电容阵列及其逻辑电平开关阵列、三个两输入端比较器；

其中，两排用于差分信号实现逐次逼近的电容阵列SDAC：一排与差分信号正输入端V_ip相连的SDAC为SDAC_p、一排与差分信号负输入端相连的SDAC为SDAC_n；一排用于产生新电平的电容阵列RDAC；SDAC和RDAC两者的拓扑结构、电容权重一致；

三个两输入端比较器CMP，分别为CMP₂、CMP₁、CMP₀；其中，CMP₂正输入端与SDAC_n相连，负输入端与RDAC相连；CMP₁正输入端与SDAC_n相连，负输入端与SDAC_p相连；CMP₀正输入端与RDAC相连，负输入端与SDAC_p相连；

数字逻辑包含温度计码-二进制码转换数字逻辑、SAR数字逻辑、最小均方根LMS算法实现数字电路、冗余校正电路；

量化过程包括：

(1)采样阶段，差分信号正负输入端V_ip、V_in分别与SDAC_p、SDAC_n电容底极板连通，SDAC_p、SDAC_n电容顶极板与共模参考电平V_CM连通；同时，RDAC电容底极板连接至下参考电平GND，RDAC电容顶极板连接至共模参考电平V_CM；

(2)电荷再分配阶段，SDAC_p、SDAC_n电容顶极板开关断开，为高阻状态，而SDAC底极板与共模参考电平V_CM相连，此时SDAC底极板采样的信息转移至SDAC顶极板，SDAC_p顶极板电位为2V_CM-V_ip，SDAC_n顶极板电位为2V_CM-V_in；同时，RDAC电容顶极板开关断开，为高阻状态，而RDAC中次低位电容、最低位电容与哑电容的底极板切换至上参考电平V_ref，使得RDAC顶极板电平上升此时RDAC顶极板电位为

(3)根据步骤(2)中电荷再分配产生的SDAC_p、SDAC_n、RDAC顶极板电位，进行第一次量化，量化完成后三个比较器CMP₂、CMP₁、CMP₀对应输出三位温度计码，通过温度计码-二进制码转换数字逻辑，得到当前尚未赋值的数字码中最高位与次高位的两位二进制数字码；

(4)根据步骤(3)中当前量化产生的三位温度计码，控制SDAC_p、SDAC_n、RDAC底极板逻辑电平切换，在SDAC_p、SDAC_n、RDAC顶极板产生新电位；

(5)重复执行步骤(3)～(4)，根据SDACp、SDAC_n、RDAC顶极板的当前电位，进行下一次量化，三个比较器产生新的三位温度计码并转换为二进制数字码，直至完成量化，得到所有数字码。

2.根据权利要求1所述基于后台校准的一步两位逐次逼近型模数转换器，其特征在于，逻辑电平开关阵列包括两种用于信号采样的栅压自举开关；一种属于SDAC的逻辑电平开关阵列，两排SDAC电容底极板分别通过栅压自举开关连接差分信号正负输入端；另一种用于控制三排电容阵列顶极板与共模电平输入端的开闭。