[发明专利]半导体装置以及其制作方法

说明书

本发明公开一种半导体装置以及其制作方法，其中该半导体装置包括半导体基底、沟槽以与栅极结构。沟槽设置在半导体基底中。栅极结构设置在半导体基底上。栅极结构包括栅极电极、第一栅极氧化物层与第二栅极氧化物层。栅极电极的第一部分设置在沟槽中，且栅极电极的第二部分设置在沟槽之外。第一栅极氧化物层设置在栅极电极与半导体基底之间，且第一栅极氧化物层的至少一部分设置在沟槽中。第二栅极氧化物层在垂直方向上设置在栅极电极的第二部分与半导体基底之间，且第二栅极氧化物层的厚度大于第一栅极氧化物层的厚度。

技术领域

本发明涉及一种半导体装置以及其制作方法，尤其是涉及一种不同厚度的栅极氧化物层的半导体装置以及其制作方法。

背景技术

在具有高压处理能力的功率组件中，双扩散金属氧化物半导体(double-diffusedMOS，DMOS)晶体管组件持续受到重视。常见的DMOS晶体管组件有垂直双扩散金属氧化物半导体(vertical double-diffused MOS，VDMOS)与横向双扩散金属氧化物半导体(LDMOS)晶体管组件。LDMOS晶体管组件因具有较高的操作带宽与操作效率，以及易与其他集成电路整合的平面结构，现已广泛地应用于高电压操作环境中，例如中央处理器电源供应(CPUpower supply)、电源管理系统(power management system)、直流/交流转换器(AC/DCconverter)以及高功率或高频段的功率放大器等等。LDMOS晶体管组件主要的特征为利用设置具有低掺杂浓度、大面积的横向扩散漂移区域来缓和源极端与漏极端之间的高电压，因此可使LDMOS晶体管组件获得较高的击穿电压(breakdown voltage)。然而，随着相关产品的要求越来越高，如何通过在结构或/及制作工艺上的设计调整来改善高压半导体组件的电性表现、可靠度或/及设置密度等特性仍是相关领域人员持续努力的方向。

发明内容

本发明提供了一种半导体装置以及其制作方法，栅极结构的一部分设置在半导体基底的沟槽中且栅极结构具有不同厚度的栅极氧化物层，由此达到缩小半导体装置所占面积或/及改善半导体装置电性表现的效果。

本发明的一实施例提供一种半导体装置，其包括一半导体基底、一沟槽以及一栅极结构。沟槽设置在半导体基底中，而栅极结构设置在半导体基底上。栅极结构包括一栅极电极、一第一栅极氧化物层以及一第二栅极氧化物层。栅极电极的一第一部分设置在沟槽中，且栅极电极的一第二部分设置在沟槽之外。第一栅极氧化物层设置在栅极电极与半导体基底之间，且第一栅极氧化物层的至少一部分设置在沟槽中。第二栅极氧化物层在一垂直方向上设置在栅极电极的第二部分与半导体基底之间，且第二栅极氧化物层的厚度大于第一栅极氧化物层的厚度。

本发明的一实施例提供一种半导体装置的制作方法，包括下列步骤。在一半导体基底中形成一沟槽，并在半导体基底上形成一栅极结构。栅极结构包括一栅极电极、一第一栅极氧化物层以及一第二栅极氧化物层。栅极电极的一第一部分设置在沟槽中，且栅极电极的一第二部分设置在沟槽之外。第一栅极氧化物层设置在栅极电极与半导体基底之间，且第一栅极氧化物层的至少一部分设置在沟槽中。第二栅极氧化物层在一垂直方向上设置在栅极电极的第二部分与半导体基底之间，且第二栅极氧化物层的厚度大于第一栅极氧化物层的厚度。

附图说明

图1为本发明第一实施例的半导体装置的示意图；

图2至图7为本发明第一实施例的半导体装置的制作方法示意图，其中

图3为图2之后的状况示意图；

图4为图3之后的状况示意图；

图5为图4之后的状况示意图；

图6为图5之后的状况示意图；

图7为图6之后的状况示意图。

图8为本发明第二实施例的半导体装置的示意图；