[发明专利]高压元件、高压控制元件及其制造方法

说明书

本发明提供了一种高压元件、高压控制元件及其制造方法。高压元件包括：半导体层、阱区、浅沟槽隔绝区、漂移氧化区、本体区、栅极、源极与漏极，其中该漂移氧化区位于一漂移区上，其中浅沟槽隔绝区位于漂移氧化区下，且部分漂移氧化区位于部分浅沟槽隔绝区的正上方并连接浅沟槽隔绝区，其中浅沟槽隔绝区介于漏极与本体区之间。

技术领域

本发明涉及一种高压元件、高压控制元件及其制造方法，特别是指一种能够提高崩溃防护电压并降低导通电阻的高压元件、高压控制元件及其制造方法。

背景技术

图1A与图1B分别显示一种已知高压元件100的剖视示意图与俯视示意图。所谓的高压元件，在本文中，是指于正常操作时，施加于漏极的电压高于3.3V的半导体元件。一般而言，以图1A与图1B所示的高压元件100为例，高压元件100的漏极19与本体区16间，具有漂移区12a(如图1A中虚线范围所示意)，将漏极19与本体区16分隔，且漂移区12a的横向长度根据正常操作时所需承受的操作电压而调整。如图1A与图1B所示，高压元件100包含：阱区12、绝缘结构13、漂移氧化区14、本体区16、栅极17、源极18、与漏极19。其中，阱区12的导电型为N型，形成于基板11上，绝缘结构13为区域氧化(local oxidation of silicon，LOCOS)结构，以定义操作区13a，作为高压元件100操作时主要的作用区。操作区13a的范围由图1B中，粗黑虚线框所示意。如图1A所示，部分的栅极17于漂移区12a上，覆盖部分漂移氧化区14。一般而言，漂移氧化区14的厚度，约在2,500到之间，而栅极17中的栅极氧化层的厚度，约在至之间。漂移氧化区14的厚度高出栅极氧化层的厚度甚多，至少在5倍以上。采用较厚的漂移氧化区14，可于高压元件100不导通操作时，阻挡高电位，使相对较高的电场落在较厚的漂移氧化区14中，以提高高压元件100的不导通崩溃防护电压。然而，较厚的漂移氧化区14虽然使高压元件100的耐压(withstand voltage)提高(不导通崩溃防护电压提高)，但高压元件100的导通电阻与栅极-漏极电容也相对提高，造成操作的速度降低，而降低元件的性能。

有鉴于此，本发明提出一种能够在不影响漂移氧化区厚度的情况下，提高操作速度，降低导通电阻并提升崩溃防护电压的高压元件、高压控制元件及其制造方法。

发明内容

于一观点中，本发明提供了一种高压元件包括：一半导体层，形成于一基板上；一阱区，具有一第一导电型，形成于该半导体层中；一浅沟槽隔绝(shallow trenchisolation，STI)区，形成于该半导体层中；一漂移氧化区，形成于该半导体层上，其中，该浅沟槽隔绝区位于该漂移氧化区下，且部分该漂移氧化区位于部分该浅沟槽隔绝区的正上方并连接该浅沟槽隔绝区，其中该漂移氧化区位于一漂移区上；一本体区，具有一第二导电型，形成于该半导体层中，该本体区与该阱区在一通道方向上连接；一栅极，形成于该半导体层上，部分该本体区位于该栅极正下方并连接于该栅极，以提供该高压元件在一导通操作中的一反转电流通道，且另一部分该栅极位于该漂移氧化区的正上方且连接该漂移氧化区；以及一源极与一漏极，具有该第一导电型，该源极与该漏极形成于该半导体层中，且该源极与该漏极分别位于该栅极的外部下方的该本体区中与远离该本体区侧的该阱区中，且于该通道方向上，该漂移区位于该漏极与该本体区之间的该阱区中，用以作为该高压元件在该导通操作中的一漂移电流通道；其中，该浅沟槽隔绝区介于该漏极与该本体区之间。