[发明专利]基于环形总线的硅芯片及其配置方法

说明书

本发明提供一种基于环形总线的硅芯片，其包括接口模块，对应于主节点，以及至少二个功能模块，分别对应从节点；其中，所述接口模块与各所述功能模块通过一环形总线串行连接，所述接口模块通过所述环形总线传输一数据包对各所述功能模块进行配置。

技术领域

本发明涉及半导体技术领域，特别涉及一种基于环形总线的硅芯片及其配置方法。

背景技术

现有技术揭示了以环形总线形式连接多个模块，但其环形总线传输速率有限，无法满足硅芯片内多个模块的快速配置需求。另外，现有技术还揭示了基于处理器的混合环形总线互联件，实现环形总线对各个功能单元的配置，但无法对硅芯片内模块进行配置。

发明内容

针对现有技术存在的以上不足，本发明的主要目的在于提出了一种基于环形总线的硅芯片及其配置方法，采用环形总线结构，基于并行多位宽数据传输特性，能够实现在硅芯片内可实现高达500MHz工作频率下的时序收敛，以及高数据传输，可快速配置硅芯片内模块。

为了实现上述目的，本发明提供了一种基于环形总线的硅芯片，其包括：

一接口模块，对应于一主节点；以及

至少二个功能模块，分别对应一从节点；

其中，所述接口模块与各所述功能模块通过一环形总线串行连接，所述接口模块通过所述环形总线传输一数据包对各所述功能模块进行配置。

上述的基于环形总线的硅芯片，其中，所述环形总线包括：

一有效信号线；

一握手信号线；以及

一67位数据线，其包括：一32位寻址地址信号线、一32位操作数信号线、一1位并行数据包有效信号线、一1位写完成包标志信号线、以及一1位读完成包标志信号线。

上述的基于环形总线的硅芯片，其中，所述接口模块与各所述功能模块分别包括一数据输入接口和一数据输出接口，所述环形总线通过所述数据输入接口和所述数据输出接口首尾串行连接。

上述的基于环形总线的硅芯片，其中，所述硅芯片、所述接口模块以及所述至少二个功能模块前端由HDL语言设计。

上述的基于环形总线的硅芯片，其中，所述主节点与各所述从节点内具有寄存器。

为了实现上述目的，本发明还提供了一种基于环形总线的硅芯片的配置方法，其包括：

步骤1，接口模块对应的主节点将一配置数据包通过环形总线发送至与其连接的下一功能模块对应的从节点；

步骤2，所述从节点解析所述配置数据包，并判断所述配置数据包的地址是否命中其配置空间地址，如是，则执行步骤3，否则执行步骤4；

步骤3，所述从节点进一步解析所述配置数据包的操作方式：如所述操作方式为写操作，则将所述配置数据包内的数据写入所述从节点对应的寄存器；如所述操作方式为读操作，则将读取所述从节点对应的寄存器内的数据并写入所述配置数据包内，并转发至当前所述从节点的下一所述从节点直至返回所述主节点；以及

步骤4，将所述配置数据包转发当前所述从节点的下一所述从节点，下一所述从节点重新执行所述步骤2的操作。

上述的基于环形总线的硅芯片的配置方法，其中，所述配置数据包由所述主节点根据其接收的与所述接口模块连接的一微控制器发出的指令解析得到。

上述的基于环形总线的硅芯片的配置方法，其中，所述环形总线包括一有效信号线、一握手信号线、以及一67位数据线；

其中，所述67位数据线包括一32位寻址地址信号线、一32位操作数信号线、一1位并行数据包有效信号线、一1位写完成包标志信号线、以及一1位读完成包标志信号线。