[发明专利]平面型SiC MOSFET器件

权利要求书

1.一种平面型SiC MOSFET器件，其特征在于，包括：

形成于第一导电类型掺杂的SiC外延层的选定区域中的沟道区，被栅极结构所覆盖的所述沟道区的表面用于形成导电沟道；所述沟道区外的所述SiC外延层组成漂移区；

在两个相邻的所述沟道区之间的所述漂移区表面形成有抗JFET区；

所述栅极结构也延伸到所述抗JFET区的表面上；

所述栅极结构由形成栅介质层和栅极导电材料层叠加而成；

所述沟道区由二个以上注入峰值位置不同的第二导电类型掺杂的第一离子注入区叠加而成；

所述抗JFET区由一个以上注入峰值位置不同的第一导电类型掺杂的第二离子注入区叠加而成；

所述沟道区中的各所述第一离子注入区设置为：

注入峰值位置越深，注入峰值越大；注入峰值位置越浅，注入峰值越小；

平面型SiC MOSFET器件的阈值电压由注入峰值位置最浅的所述第一离子注入区调节，由注入峰值位置次浅以下的各所述第一离子注入区来降低短沟道效应；

所述抗JFET区的各所述第二离子注入区的注入峰值位置和注入剂量设置为：

各所述第二离子注入区的注入峰值位置深于所述沟道区中的最浅的注入峰值位置，以降低所述栅介质层和所述SiC外延层界面处的电场强度；

各所述第二离子注入区的注入峰值位置浅于所述沟道区中的最深的注入峰值位置，以使器件的击穿电压得到保证；

各所述第二离子注入区的注入峰值大于所述沟道区中的注入峰值位置最浅的所述第一离子注入区的注入峰值，各所述第二离子注入区的注入峰值小于所述沟道区中的注入峰值位置最深的所述第一离子注入区的注入峰值，以实现降低JFET效应从而降低器件的比导通电阻。

2.如权利要求1所述的平面型SiC MOSFET器件，其特征在于：所述沟道区由二个注入峰值位置不同的第二导电类型掺杂的第一离子注入区叠加而成。

3.如权利要求2所述的平面型SiC MOSFET器件，其特征在于：所述抗JFET区由一个第一导电类型掺杂的第二离子注入区组成。

4.如权利要求2所述的平面型SiC MOSFET器件，其特征在于：所述抗JFET区由二个注入峰值位置不同的第一导电类型掺杂的第二离子注入区叠加而成，两个所述第二离子注入区的注入峰值大小相同或不同。

5.如权利要求1所述的平面型SiC MOSFET器件，其特征在于：所述沟道区由三个注入峰值位置不同的第二导电类型掺杂的第一离子注入区叠加而成。

6.如权利要求5所述的平面型SiC MOSFET器件，其特征在于：所述抗JFET区由一个第一导电类型掺杂的第二离子注入区组成。

7.如权利要求6所述的平面型SiC MOSFET器件，其特征在于：所述抗JFET区的所述第二离子注入区的注入峰值位置位于所述沟道区的最浅注入峰值位置和次浅注入峰值位置之间；或者，所述抗JFET区的所述第二离子注入区的注入峰值位置位于所述沟道区的次浅注入峰值位置和最深注入峰值位置之间。

8.如权利要求1所述的平面型SiC MOSFET器件，其特征在于：在所述沟道区的选定区域的表面区域中还形成有第一导电类型重掺杂的源区，所述栅极结构也延伸到所述源区表面上。

9.如权利要求8所述的平面型SiC MOSFET器件，其特征在于：在所述沟道区的选定区域的表面区域中还形成有第二导电类型重掺杂的体接触区。

10.如权利要求9所述的平面型SiC MOSFET器件，其特征在于：所述体接触区和所述源区的表面通过穿过层间膜的源接触孔连接到由正面金属层组成的源极。