[发明专利]嵌入式闪存器件结构及其制作方法

说明书

本申请提供嵌入式闪存器件结构的制造方法，包括：沉积浮栅氮化硅层，刻蚀去除第一窗口区域的浮栅氮化硅层，沉积第一氧化硅层去除第二窗口区域的第一氧化硅层形成第一侧墙，刻蚀控制栅多晶硅和介质层，沉积第一氮化硅层形成第二侧墙，沉积第二层氧化硅、第二层氮化硅作为第三侧墙、第四侧墙；以浮栅氮化硅层、第一侧墙、第二侧墙、第三侧墙以及第四侧墙为硬质掩膜对浮栅多晶硅层进行第一次刻蚀；去除第四侧墙以及第三侧墙；形成字线及字线介质层；去除浮栅氮化硅层，以第一侧墙、第二侧墙以及字线介质层为刻蚀掩膜自对准对控制栅多晶硅层、介质层以及浮栅多晶硅层进行第二次刻蚀。通过增加浮栅的长度，增加了字线和浮栅的耦合率。

技术领域

本申请涉及半导体存储器制作技术领域，具体涉及一种嵌入式闪存器件结构及其制作方法。

背景技术

在半导体集成电路器件的制造工艺中，嵌入式闪存(Embedded Flash Memory)作为存储器的一种，其发展尤为迅速，可以应用于汽车电子、工业控制和医疗产品等日常生活的各个方面。与独立式存储器产品不同，嵌入式存储器诉求是多种多样的，例如微处理器和智能卡类的产品需要低功耗的特性，汽车电子产品要求可靠性和访问速度等。

嵌入式闪存的主要特点是在不加电的情况下能长期保持存储的信息；且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。嵌入式闪存存在字线和浮栅耦合率较低的问题，导致擦除效率较低，造成0电流和1电流窗口不足。

发明内容

本申请提供了一种嵌入式闪存器件结构及其制作方法，可以解决相关技术中，嵌入式闪存存在字线和浮栅耦合率较低的问题。

作为本申请的第一方面，提供一种嵌入式闪存器件结构的制造方法，包括以下步骤：

步骤一：提供半导体衬底，在所述半导体衬底由下至上依次形成浮栅介质层、浮栅多晶硅层、介质层、控制栅多晶硅层以及浮栅氮化硅层，刻蚀去除第一窗口区域的所述浮栅氮化硅层；

步骤二：沉积第一氧化硅层并各向异性刻蚀去除第二窗口区域的所述第一氧化硅层，形成第一侧墙，刻蚀除去第二窗口区域所述的控制栅多晶硅和介质层,直至露出所述浮栅多晶硅层；

步骤三：继续沉积第二氧化硅层并各向异性刻蚀形成第三侧墙，沉积第二氮化硅层并各向异性刻蚀形成第四侧墙；

步骤四：以所述浮栅氮化硅层、所述第一侧墙、所述第二侧墙、所述第三侧墙以及所述第四侧墙为硬质掩膜对所述浮栅多晶硅层进行第一次刻蚀；

步骤五：依次去除所述第四侧墙以及所述第三侧墙；

步骤六：沉积字线多晶硅层形成字线，所述字线顶部形成有字线介质层；

步骤七：去除所述浮栅氮化硅层，以所述第一侧墙、所述第二侧墙以及所述字线介质层为刻蚀掩膜自对准对所述控制栅多晶硅层、所述介质层以及所述浮栅多晶硅层进行第二次刻蚀。

可选地，所述介质层包括ONO，所述ONO从下至上依次包括二氧化硅层、氮化硅层和二氧化硅层。

可选地，在步骤一中，在控制栅多晶硅层上旋涂光刻胶，对第一窗口区域进行曝光和显影，刻蚀去除第一窗口区域的控制栅多晶硅层和介质层。

可选地，在步骤五中，利用磷酸去除成分为氮化硅侧第四侧墙，利用氟化氢去除成分为氧化硅的第三侧墙。

可选地，在步骤七中，湿法刻蚀去除浮栅氮化硅层。

作为本申请的第二方面，提供一种嵌入式闪存器件结构，所述嵌入式闪存器件结构包括：半导体衬底层，所述半导体衬底层上形成有浮栅介质层，所述浮栅介质层上形成有字线，所述字线的两侧由下至上依次形成有浮栅、介质层、控制栅以及第一侧墙，所述浮栅靠近所述字线的一侧形成台阶结构，所述字线对所述台阶结构表面形成全包裹。