[发明专利]嵌入式闪存器件结构及其制作方法在审
申请号: | 202111497547.3 | 申请日: | 2021-12-09 |
公开(公告)号: | CN114256255A | 公开(公告)日: | 2022-03-29 |
发明(设计)人: | 党扬;张超然;张剑;熊伟;陈华伦 | 申请(专利权)人: | 华虹半导体(无锡)有限公司 |
主分类号: | H01L27/11521 | 分类号: | H01L27/11521;H01L27/11517 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 刘昌荣 |
地址: | 214028 江*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 嵌入式 闪存 器件 结构 及其 制作方法 | ||
1.一种嵌入式闪存器件结构的制造方法,其特征在于,包括以下步骤:
步骤一:提供半导体衬底,在所述半导体衬底由下至上依次形成浮栅介质层、浮栅多晶硅层、介质层、控制栅多晶硅层以及浮栅氮化硅层,刻蚀去除第一窗口区域的所述浮栅氮化硅层;
步骤二:沉积第一氧化硅层并各向异性刻蚀去除第二窗口区域的所述第一氧化硅层,形成第一侧墙,刻蚀除去第二窗口区域所述控制栅多晶硅和介质层,直至露出所述浮栅多晶硅层;
步骤三:沉积第一氮化硅层,并各向异性刻蚀形成第二侧墙,继续沉积第二氧化硅层并各向异性刻蚀形成第三侧墙,沉积第二氮化硅层并各向异性刻蚀形成第四侧墙;
步骤四:以所述浮栅氮化硅层、所述第一侧墙、所述第二侧墙、所述第三侧墙以及所述第四侧墙为硬质掩膜对所述浮栅多晶硅层进行第一次刻蚀;
步骤五:依次去除所述第四侧墙以及所述第三侧墙;
步骤六:沉积字线多晶硅层形成字线,所述字线顶部形成有字线介质层;
步骤七:去除所述浮栅氮化硅层,以所述第一侧墙、所述第二侧墙以及所述字线介质层为刻蚀掩膜自对准对所述控制栅多晶硅层、所述介质层以及所述浮栅多晶硅层进行第二次刻蚀。
2.如权利要求1所述的嵌入式闪存器件结构的制造方法,其特征在于,所述介质层包括ONO,所述ONO从下至上依次包括二氧化硅层、氮化硅层和二氧化硅层。
3.如权利要求1所述的嵌入式闪存器件结构的制造方法,其特征在于,在步骤一中,在控制栅多晶硅层上旋涂光刻胶,对第一窗口区域进行曝光和显影,刻蚀去除第一窗口区域的控制栅多晶硅层和介质层。
4.如权利要求1所述的嵌入式闪存器件结构的制造方法,其特征在于,在步骤五中,利用磷酸去除成分为氮化硅侧第四侧墙,利用氟化氢去除成分为氧化硅的第三侧墙。
5.如权利要求1所述的嵌入式闪存器件结构的制造方法,其特征在于,在步骤七中,湿法刻蚀去除浮栅氮化硅层。
6.一种嵌入式闪存器件结构,其特征在于,采用如权利要求1至5任一项所述的嵌入式闪存器件结构的制造方法形成,包括:
半导体衬底层,所述半导体衬底层上形成有浮栅介质层,所述浮栅介质层上形成有字线,所述字线的两侧由下至上依次形成有浮栅、介质层、控制栅以及第一侧墙,所述浮栅靠近所述字线的一侧形成台阶结构,所述字线对所述台阶结构表面形成全包裹。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华虹半导体(无锡)有限公司,未经华虹半导体(无锡)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202111497547.3/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的