[发明专利]一种垂直MOSFET器件及其制造方法、应用

说明书

本发明涉及一种垂直MOSFET器件及其制造方法、应用。方法包括：衬底上形成由下至上垂直堆叠的第一硅层、第一锗硅层、第二锗硅层、第三锗硅层、第二硅层；其中，第一锗硅层和第三锗硅层中锗的摩尔含量都大于第二锗硅层中锗的含量；刻蚀形成纳米堆叠结构；选择性刻蚀第一锗硅层和第三锗硅层，从而形成第一凹槽、第三凹槽；在第一凹槽、第三凹槽内形成扩展区内侧墙；选择性刻蚀第二锗硅层，形成栅极凹槽；在栅极凹槽内形成假栅；形成源漏极；形成具有浅沟槽隔离层的有源区；去除假栅，形成栅介质层、栅极。本发明能够很好的控制沟道尺寸、扩展区内侧墙尺寸、栅极尺寸等，并且在纳米片或纳米线结构中都适用。

技术领域

本发明涉及晶体管领域，特别涉及一种垂直MOSFET器件及其制造方法、应用。

背景技术

对于MOSFET，由于它的集成度会是决定产品价格的重要因素，因此会特别期望提高集成度。对于二维或平面半导体器件，由于它们的集成度主要由单位存储单元在硅片表面占据的投影的面积，因此集成度受精细图案形成技术的水平的影响很大。然而，用于提高图案精细度的极其昂贵的工艺设备会对提高二维或平面半导体器件的集成度设定实际的限制。为了克服这种限制，已经提出了包括三维布置的存储单元的三维半导体存储装置。3D集成是对逻辑器件、DRAM等存储器件缩放的突破。然而由于光刻和反应离子刻蚀等工艺在刻蚀过程工艺的波动性以及工艺集成的复杂性，因此导致垂直纳米片或纳米线MOSFET中存在内侧墙的厚度等尺寸难以控制等问题。

目前垂直晶体管器件的性能相较于成熟的平面晶体管以及FinFET仍然有较大差距。这由于垂直晶体管在关键工艺模块和工艺集成上存在许多挑战。在垂直晶体管的关键工艺模块中包括刻蚀和选择性刻蚀，形成纳米线和纳米片沟道、内侧墙。为此，提出本发明。

发明内容

本发明的主要目的在于提供一种垂直MOSFET器件的制造方法，该方法能够很好的控制沟道尺寸、扩展区内侧墙尺寸、栅极尺寸等，并且在纳米片或纳米线结构中都适用。

本发明的另一目的在于提供一种垂直MOSFET器件，该器件增加了尺寸可控的扩展区内侧墙，相比现有的垂直晶体管器件具有更好的电学性能，例如低漏电、寄生电容小等。

为了实现以上目的，本发明提供了以下技术方案。

本发明的第一方面提供了一种垂直MOSFET器件的制造方法，包括下列步骤：

提供衬底；

在所述衬底上形成由下至上垂直堆叠的第一硅层、第一锗硅层、第二锗硅层、第三锗硅层、第二硅层；其中，所述第一锗硅层和第三锗硅层中锗的摩尔含量都大于所述第二锗硅层中锗的含量；

刻蚀所述第一硅层、第一锗硅层、第二锗硅层、第三锗硅层、第二硅层，形成纳米堆叠结构；

选择性刻蚀纳米堆叠结构中的第一锗硅层和第三锗硅层，从而在第一锗硅层和第三锗硅层的侧壁处分别形成第一凹槽、第三凹槽；

在所述第一凹槽、第三凹槽内形成扩展区内侧墙；

选择性刻蚀第二锗硅层，使第二锗硅层的侧壁处形成栅极凹槽；

在所述栅极凹槽内形成假栅；

对所述第一硅层和第二硅层分别进行掺杂，形成源/漏极；

形成源/漏极之后，刻蚀衬底、沉积介质材料，以形成具有浅沟槽隔离层的有源区；

去除有源区内的假栅，然后在所述栅极凹槽内依次形成栅介质层、栅极；

进行后续工艺。