[发明专利]一种垂直MOSFET器件及其制造方法、应用

权利要求书

1.一种垂直MOSFET器件的制造方法，其特征在于，包括下列步骤：

提供衬底；

在所述衬底上形成由下至上垂直堆叠的第一硅层、第一锗硅层、第二锗硅层、第三锗硅层、第二硅层；其中，所述第一锗硅层和第三锗硅层中锗的摩尔含量都大于所述第二锗硅层中锗的含量；

刻蚀所述第一硅层、第一锗硅层、第二锗硅层、第三锗硅层、第二硅层，形成纳米堆叠结构；

选择性刻蚀纳米堆叠结构中的第一锗硅层和第三锗硅层，从而在第一锗硅层和第三锗硅层的侧壁处分别形成第一凹槽、第三凹槽；

在所述第一凹槽、第三凹槽内形成扩展区内侧墙；

选择性刻蚀第二锗硅层，使第二锗硅层的侧壁处形成栅极凹槽；

在所述栅极凹槽内形成假栅；

对所述第一硅层和第二硅层分别进行掺杂，形成源/漏极；

刻蚀衬底、沉积介质材料，以形成具有浅沟槽隔离层的有源区；

去除有源区内的假栅，然后在所述栅极凹槽内形成栅堆叠层的替代栅，其中，所述替代栅按照堆叠顺序包括栅介质层、栅极；

进行后续工艺。

2.根据权利要求1所述的制造方法，其特征在于，所述第一锗硅层和第三锗硅层中锗的摩尔含量相同，为15％以上。

3.根据权利要求1所述的制造方法，其特征在于，所述第一锗硅层和第三锗硅层中锗的摩尔含量为15％～30％，和/或，所述第二锗硅层中锗的摩尔含量为5％～15％。

4.根据权利要求1所述的制造方法，其特征在于，所述第一锗硅层和第三锗硅层的厚度小于所述第二锗硅层的厚度。

5.根据权利要求4所述的制造方法，其特征在于，所述第一锗硅层和第三锗硅层的厚度各自独立地为5～15nm，所述第二锗硅层的厚度为15～100nm。

6.根据权利要求1所述的制造方法，其特征在于，所述形成纳米堆叠结构的方法为：

在所述第二硅层的表面形成掩膜叠层；

图案化掩膜叠层；

在掩膜叠层的保护下刻蚀所述第一硅层、第一锗硅层、第二锗硅层、第三锗硅层、第二硅层，形成纳米堆叠结构。

7.根据权利要求6所述的制造方法，其特征在于，所述掩膜叠层包括从下至上依次堆叠的蚀刻停止层、假掩膜层、氧化硅层。

8.根据权利要求6所述的制造方法，其特征在于，所述蚀刻停止层为氧化硅；

和/或，

所述假掩膜层与氧化硅有高刻蚀选择比。

9.根据权利要求1所述的制造方法，其特征在于，所述第一凹槽和所述第三凹槽的深度为5nm～25nm。

10.根据权利要求7所述的制造方法，其特征在于，在所述第一凹槽、第三凹槽内形成扩展区内侧墙的方法包括：

沉积扩展区内侧墙材料直至覆盖所有外表面；

然后对扩展区内侧墙材料和掩膜叠层中的氧化硅层进行化学机械研磨或选择性刻蚀，直至所述掩膜叠层中的假掩膜层裸露；

再各向异性刻蚀至扩展区内侧墙材料仅充满所述第一凹槽和第三凹槽，从而形成扩展区内侧墙。

11.根据权利要求10所述的制造方法，其特征在于，所述扩展区内侧墙材料为氧化硅。

12.根据权利要求10所述的制造方法，其特征在于，在所述掩膜叠层中的硅层裸露之后和所述各向异性刻蚀之前还包括：

大面积填充扩展区内侧墙材料；

通过选择性刻蚀去除掩膜叠层中的假掩膜层，形成掩膜凹槽；

在所述掩膜凹槽内填充与氧化硅有较大刻蚀选择比的材料，形成替代掩膜。

13.根据权利要求12所述的制造方法，其特征在于，在所述掩膜凹槽内填充的材料与所述假栅相同。