[发明专利]存储器单元阵列下方的多路复用器

说明书

本申请案涉及存储器单元阵列下方的多路复用器。感测放大器可形成于存储器单元的竖直堆叠层的阵列的外部/水平邻近处。可经由形成于所述阵列下方的多路复用器感测存储器单元，所述多路复用器可操作以将(所述存储器单元耦合到的)竖直感测线耦合到(所述感测放大器耦合到的)水平感测线。

技术领域

本公开大体上涉及存储器装置，且更具体地说，涉及存储器单元阵列下方的多路复用器。

背景技术

存储器通常实施于例如计算机、蜂窝电话、手持式装置等的电子系统中。存在许多不同类型的存储器，包含易失性和非易失性存储器。易失性存储器可需要电力来维持其数据，且可包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)和同步动态随机存取存储器(SDRAM)。非易失性存储器可通过在未供电时保持所存储数据来提供持久性数据，且可包含NAND快闪存储器、NOR快闪存储器、氮化物只读存储器(NROM)、相变存储器(例如相变随机存取存储器)、电阻式存储器(例如电阻式随机存取存储器)、交叉点存储器、铁电随机存取存储器(FeRAM)等。

随着设计规则缩减，更少的半导体空间可用于制造包含DRAM阵列的存储器。用于DRAM的相应存储器单元可包含具有通过沟道区分隔开的第一和第二源极/漏极区的存取装置(例如，晶体管)。栅极可与沟道区相对且通过栅极介电质与沟道区分隔开。此项技术中有时称为字线的存取线电连接到DRAM单元的栅极。DRAM单元可包含例如电容器单元等存储节点，其通过存取装置耦合到感测线，所述感测线在此项技术中有时称为数字线。存取装置可通过耦合到存取晶体管的存取线激活(例如用以选择单元)。电容器可存储对应于相应单元的数据值(例如逻辑“1”或“0”)的电荷。

发明内容

根据本公开的一个实施例，提供一种用于感测存储器单元(110；210-1，...，210-16；310-1，...，310-4；410-1，...，410-(Q+7))的存储器装置(651)。所述存储器装置(651)包括：存储器单元阵列(101-1，101-2，...，101-N；653)，其包括：存储器单元的多个竖直堆叠的层(430-1，...，430-P)；相应多个水平存取线(107-1，...，107-B；207-1，...，207-16；407-1，...，407-4)，其耦合到所述多个层中的每一个；以及多个竖直感测线(103-1，...，103-A；203-1，...，203-10；303-1，...，303-4；403-1，...，403-8)，其耦合到所述多个层中的每一个。所述存储器装置(651)进一步包括所述阵列下方的半导体，其包括多个多路复用器(232-1，...，232-16；332-1，...，332-4；432-1，...，432-4)，所述多个多路复用器各自耦合到所述多个竖直感测线中的相应竖直感测线且耦合到相应水平感测线(222-1-1，222-1-2，...，222-4-1，222-4-2；322-1-1，322-1-2，...，322-4-1，322-4-2；422-1，422-2)。所述所述存储器装置(651)还包括多个感测放大器(226-1，...，226-4；326-1，...，326-4)，其各自耦合到相应对的水平感测线(222-1-1，222-1-2，...，222-4-1，222-4-2；322-1-1，322-1-2，...，322-4-1，322-4-2；422-1，422-2)。