[发明专利]存储器单元阵列下方的多路复用器

权利要求书

1.一种用于感测存储器单元(110；210-1，…，210-16；310-1，…，310-4；410-1，…，410-(Q+7))的存储器装置(651)，其包括：

存储器单元阵列(101-1，101-2，…，101-N；653)，其包括：

存储器单元的多个竖直堆叠的层(430-1，…，430-P)；

相应多个水平存取线(107-1，…，107-B；207-1，…，207-16；407-1，…，407-4)，其耦合到所述多个层中的每一个；以及

多个竖直感测线(103-1，…，103-A；203-1，…，203-10；303-1，…，303-4；403-1，…，403-8)，其耦合到所述多个层中的每一个；

所述阵列下方的半导体，其包括多个多路复用器(232-1，…，232-16；332-1，…，332-4；432-1，…，432-4)，所述多个多路复用器各自耦合到所述多个竖直感测线中的相应竖直感测线且耦合到相应水平感测线(222-1-1，222-1-2，…，222-4-1，222-4-2；322-1-1，322-1-2，…，322-4-1，322-4-2；422-1，422-2)；以及

多个感测放大器(226-1，…，226-4；326-1，…，326-4)，其各自耦合到相应对的水平感测线(222-1-1，222-1-2，…，222-4-1，222-4-2；322-1-1，322-1-2，…，322-4-1，322-4-2；422-1，422-2)。

2.根据权利要求1所述的存储器装置，其中：

所述相应对的第一水平感测线经由所述多个多路复用器的第一子组耦合到所述多个竖直感测线的第一子组；以及

所述相应对的第二水平感测线经由所述多个多路复用器的第二子组耦合到所述多个竖直感测线的第二子组。

3.根据权利要求2所述的存储器装置，其中竖直感测线的所述第一子组和所述第二子组包括沿着所述对水平感测线的交替竖直感测线。

4.根据权利要求1到3中任一权利要求所述的存储器装置，其中：

所述多个竖直感测线中的每一个耦合到所述多个层中的每一层中的不同存储器单元(110；210-1，…，210-16；310-1，…，310-4；410-1，…，410-(Q+7))；且

所述多个感测放大器包括差分感测放大器。

5.根据权利要求1到3中任一权利要求所述的存储器装置，其中所述多个多路复用器中的每一个包括相应对的晶体管(549-1，549-2)；

其中所述相应对的晶体管经配置以使得：

所述相应对的晶体管中的第一个的激活致使相应的所述竖直感测线电耦合到相应的所述水平感测线；且

所述相应对的晶体管中的第二个的激活致使相应的所述竖直感测线从相应的所述水平感测线电去耦。

6.根据权利要求1到3中任一权利要求所述的存储器装置，其中所述多个多路复用器中的每一个包括n型金属氧化物半导体nMOS晶体管。

7.根据权利要求1到3中任一权利要求所述的存储器装置，其中所述多个感测放大器水平邻近于所述存储器单元阵列。