[发明专利]可预防闩锁效应的逻辑电路

说明书

一种可预防闩锁效应的逻辑电路，其通过在P型金氧半晶体管的N型井区配置额外的重掺杂N型有源区，并在N型金氧半晶体管的P型井区配置额外的重掺杂P型有源区，以阻止寄生硅控整流器的导通来预防发生闩锁效应。

技术领域

本发明涉及一种逻辑电路，更特别涉及一种可预防P型金氧半晶体管的源极与N型金氧半晶体管的源极之间的寄生硅控整流器(SCR)的闩锁效应的标准逻辑电路。

背景技术

在互补金氧半导体集成电路(CMOS)中，形成金氧半导体晶体管的同时也会形成相应的寄生双极晶体管结构。在互补金氧半导体晶体管的P型金氧半晶体管(PMOS)中，作为源极的重掺杂P型有源区、N型井区和P型井区会形成纵向寄生的PNP双极晶体管。在互补金氧半导体晶体管的N型金氧半晶体管(NMOS)中，作为源极的重掺杂N型有源区、P型井区和N型井区会形成横向寄生的NPN双极晶体管。

寄生PNP双极晶体管和寄生NPN产生了寄生PNPN结构。当PNPN结构导通时，则形成闩锁效应。

闩锁效应是指CMOS集成电路中所固有的寄生双极晶体管组成的电路在一定的条件下被触发而形成低阻通路而产生大电流，且由于正反馈回路的存在而形成闩锁，导致CMOS集成电路无法正常工作，甚至烧毁芯片。已知可通过外加电路来侦测异常大电流，并重启系统以回复电路的正常工作。然而，在运行中重启系统不算是一个实用的选项。

有鉴于此，本发明提供一种无须更动数字电路的走线，也无须修改电路架构即可预防闩锁效应的逻辑电路。

发明内容

本发明提供一种通过额外设置重掺杂P型有源区及重掺杂N型有源区以提高自持电压以预防硅控整流器的闩锁效应的逻辑电路。

本发明提供一种包含P型金氧半晶体管及N型金氧半晶体管的逻辑电路。所述P型金氧半晶体管包含N型井区、重掺杂P型有源区、重掺杂N型有源区以及第一接点。所述重掺杂P型有源区用作为所述P型金氧半晶体管的源极并配置于所述N型井区。所述重掺杂N型有源区配置于所述N型井区。所述第一接点电性接触所述N型井区中的所述重掺杂P型有源区及所述重掺杂N型有源区。所述N型金氧半晶体管包含P型井区、重掺杂N型有源区、重掺杂P型有源区以及第二接点。所述重掺杂N型有源区用作为所述N型金氧半晶体管的源极并配置于所述P型井区。所述重掺杂P型有源区配置于所述P型井区。所述第二接点电性接触所述P型井区中的所述重掺杂N型有源区及所述重掺杂P型有源区。

本发明还提供一种包含P型金氧半晶体管及N型金氧半晶体管的逻辑电路。所述P型金氧半晶体管的栅极通过延伸于第一方向的多晶硅走线与所述N型金氧半晶体管的栅极电性连接，所述P型金氧半晶体管的第一接点覆盖于在所述第一方向彼此相邻作为源极的重掺杂P型有源区及额外的重掺杂N型有源区上，且所述N型金氧半晶体管的第二接点覆盖于在所述第一方向彼此相邻作为源极的重掺杂N型有源区及额外的重掺杂P型有源区上。

硅控整流器的闩锁效应为已知，故于此不再赘述。本发明在于提供能够防止闩锁效应发生的电路结构。

为了让本发明的上述和其他目的、特征和优点能更明显，下文将配合所附图示，详细说明如下。此外，于本发明的说明中，相同的构件以相同的符号表示，于此合先述明。

附图说明

图1是本发明实施例的逻辑电路的上视图；

图2是图1的逻辑电路中沿A-A’线的剖视图；

图3A是本发明实施例的逻辑电路受电洞干扰时的示意图；

图3B是本发明实施例的逻辑电路受电子干扰时的示意图；

图4是本发明实施例的逻辑电路的寄生硅控整流器的电路图；及

图5是本发明实施例的寄生硅控整流器的传输线脉冲电流-电压曲线图。

附图标记说明