[发明专利]一种提升Nor Flash多晶硅刻蚀及介质层填充工艺窗口的方法

说明书

一种提升Nor Flash多晶硅刻蚀及介质层填充工艺窗口的方法，所述提升Nor Flash多晶硅刻蚀及介质层填充工艺窗口的方法通过在多晶硅层刻蚀前涂布底层抗反射涂层，并采用回刻工艺降低Nor Flash存储区的多晶硅层，同时缩小所述Nor Flash存储区和外围区交界处的高度差。本发明通过在多晶硅层刻蚀前涂布底层抗反射涂层，并采用回刻工艺降低所述Nor Flash存储区的多晶硅层，同时缩小所述Nor Flash存储区和外围区交界处的高度差，不仅可以避免多晶硅层刻蚀时因高度差过大而导致多晶硅刻蚀残留，扩大刻蚀工艺窗口，而且控制栅(CG)高度的降低也减小了控制栅间的深宽比，扩大了电介质层填充的工艺窗口。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种提升Nor Flash多晶硅刻蚀及介质层填充工艺窗口的方法。

背景技术

随着芯片工艺节点的不断缩小，Nor Flash存储区多晶硅(poly)栅极间距越来越小，导致后续介质层填充能力不足，容易形成空洞，造成失效。同时，由于存储区多晶硅层厚度较外围电路厚，导致存储区多晶硅刻蚀容易有残留。

请参阅图3(a)～3(d)，图3(a)～3(d)所示为现有多晶硅层刻蚀后硅基衬底上产生多晶硅残留的结构示意图。所述Nor Flash包括硅基衬底10，形成在所述硅基衬底10内的浅沟槽隔离结构11，位于Nor Flash之存储区12的栅氧层121、浮栅122、ONO介质层123，以及位于存储区12和外围区13的多晶硅层14。

所述Nor flash多晶硅工艺由于存储区(cell)12、外围区(peripheral)13器件功能的不同，导致不同区域多晶硅层14的膜层厚度不同。存储区12与外围区13在域刻前高度相差约600～800A。由于高度差(step height)的存在，在交界处会形成较深的凹陷，导致底部抗反射层(BARC)涂布时，在凹陷处厚度较厚，后续多晶硅层刻蚀时容易刻蚀不完全，形成多晶硅残留，刻蚀工艺窗口较小。

寻求一种不仅可以有效避免多晶硅层刻蚀时因高度差过大而导致多晶硅刻蚀残留，扩大刻蚀工艺窗口，而且降低控制栅(CG)高度，减小了控制栅间的深宽比，扩大电介质层填充工艺窗口的方法已成为本领域技术人员亟待解决的技术问题之一。

故针对现有技术存在的问题，本案设计人凭借从事此行业多年的经验，积极研究改良，于是有了本发明一种提升Nor Flash多晶硅刻蚀及介质层填充工艺窗口的方法。

发明内容

本发明是针对现有技术中，传统的多晶硅层刻蚀由于高度差(step height)的存在，在交界处会形成较深的凹陷，导致底部抗反射层(BARC)涂布时，在凹陷处厚度较厚，后续多晶硅层刻蚀时容易刻蚀不完全，形成多晶硅残留，造成刻蚀工艺窗口较小，且后续介质层填充能力不足，容易形成空洞，以致失效差等缺陷提供一种提升Nor Flash多晶硅刻蚀及介质层填充工艺窗口的方法。

为实现本发明之目的，本发明提供一种提升Nor Flash多晶硅刻蚀及介质层填充工艺窗口的方法，所述提升Nor Flash多晶硅刻蚀及介质层填充工艺窗口的方法通过在多晶硅层刻蚀前涂布底层抗反射涂层，并采用回刻工艺降低Nor Flash存储区的多晶硅层，同时缩小所述Nor Flash存储区和外围区交界处的高度差。

可选地，所述提升Nor Flash多晶硅刻蚀及介质层填充工艺窗口的方法，包括：

执行步骤S1：在Nor Flash的多晶硅层刻蚀前，对所述Nor Flash的存储区和外围区之多晶硅层上涂布底层抗反射涂层，实现表面平坦化；

执行步骤S2：在所述Nor Flash之底层抗反射涂层上涂布光阻层，并显影显开NorFlash之存储区的光阻层，位于所述Nor Flash之外围区的光阻层对所述外围区进行保护；

执行步骤S3：采用等离子工艺对所述存储区的底部抗反射涂层进行硬化处理；