[发明专利]用于代码预取的指令和逻辑

权利要求书

1.一种用于预取的处理器，包括：

取出电路，所述取出电路用于取出指令，所述指令包括代码预取指令；

解码电路，所述解码电路用于对所述代码预取指令进行解码并将经解码的代码预取指令提供至存储器电路；以及

所述存储器电路，所述存储器电路用于执行经解码的代码预取指令，以将第一代码块集合预取到第一高速缓存中并将第二代码块集合预取到第二高速缓存中。

2.如权利要求1所述的处理器，其中，所述第一高速缓存是所述处理器的第一级L1高速缓存，并且其中，所述第二高速缓存是所述处理器的第二级L2高速缓存。

3.如权利要求1所述的处理器，其中，所述代码预取指令、所述第一代码块集合、以及所述第二代码块集合被包括在软件程序中。

4.如权利要求1所述的处理器，其中：

所述代码预取指令包括目标操作数、第一高速缓存操作数和第二高速缓存操作数；

所述目标操作数用于指定所述代码预取指令的目标地址；

所述第一高速缓存操作数用于指定所述第一代码块集合中的代码块的第一数量；并且

所述第二高速缓存操作数用于指定所述第二代码块集合中的代码块的第二数量。

5.如权利要求4所述的处理器，其中，所述第一代码块集合用于开始于所述目标地址处，并且其中，所述第二代码块集合用于紧跟在所述第一代码块集合之后开始。

6.如权利要求1所述的处理器，所述存储器电路用于在经解码的代码预取指令的单次执行期间：

将所述第一代码块集合注入到第一级指令高速缓存中；以及

向所述处理器的存储器子系统发出针对所述第二代码块集合的访问。

7.如权利要求6所述的处理器，其中，所述第一级指令高速缓存包括用于处置所述第一代码块集合的专用端口。

8.如权利要求1所述的处理器，包括性能监视电路，所述性能监视电路用于：

将所述代码预取指令的标识符存储在所存储数据结构的第一条目中；以及

将所述代码预取指令的目标地址存储在所述所存储数据结构的所述第一条目中。

9.如权利要求8所述的处理器，所述性能监视电路用于：

接收指示所述代码预取指令的性能特性的一个或多个通知；以及

基于所述代码预取指令的所述性能特性来更新所述所存储数据结构的所述第一条目。

10.一种用于预取的方法，包括：

由处理器取出软件程序中所包括的代码预取指令；

由所述处理器对所述代码预取指令进行解码，以获得经解码的CP指令；以及

由所述处理器执行所述经解码的CP指令，以将第一代码块集合预取到第一高速缓存中并将第二代码块集合预取到第二高速缓存中。

11.如权利要求10所述的方法，其中：

所述第一高速缓存是所述处理器的第一级L1高速缓存；

所述第二高速缓存是所述处理器的第二级L2高速缓存；并且

所述代码预取指令、所述第一代码块集合、以及所述第二代码块集合被包括在软件程序中。

12.如权利要求10所述的方法，其中：

所述代码预取指令包括目标操作数、第一高速缓存操作数和第二高速缓存操作数；

所述目标操作数用于指定所述代码预取指令的目标地址；

所述第一高速缓存操作数用于指定所述第一代码块集合中的代码块的第一数量；并且

所述第二高速缓存操作数用于指定所述第二代码块集合中的代码块的第二数量。

13.如权利要求12所述的方法，其中，所述第一代码块集合用于开始于所述目标地址处，并且其中，所述第二代码块集合用于紧跟在所述第一代码块集合之后开始。