[发明专利]栅间氧化层的形成方法及屏蔽栅沟槽型器件的形成方法

说明书

本发明提供了一种栅间氧化层的形成方法，包括：提供一衬底，衬底上形成有图案化的掩模层，衬底中形成有若干沟槽；对所述图案化的掩模层执行回拉工艺，以扩大所述图案化的掩模层的开口的尺寸；形成屏蔽栅结构及栅间氧化层材料；对栅间氧化层材料执行干法蚀刻工艺且干法蚀刻的蚀刻深度占预设蚀刻深度的50％～90％；对栅间氧化层材料执行湿法蚀刻工艺至与预设蚀刻深度，形成栅间氧化层。本发明中，利用干法蚀刻对栅间氧化层材料的膜层质量相对不敏感使得蚀刻栅间氧化层材料的表面较为平坦，再湿法蚀刻栅间氧化层材料至预设蚀刻深度，利用湿法蚀刻的各向同性蚀刻去除位于沟槽侧壁的栅间氧化层材料，并蚀刻至预设蚀刻深度，从而形成表面平坦的栅间氧化层。

技术领域

本发明涉及半导体技术领域，特别涉及一种栅间氧化层的形成方法及屏蔽栅沟槽型器件的形成方法。

背景技术

具有屏蔽栅沟槽(Shield Gate Trench，SGT)的功率MOSFET器件能够同时实现低导通电阻(Rdson)和低反向恢复电容(Crss)，从而同时降低了系统的导通损耗和开关损耗，提高了系统使用效率。

屏蔽栅沟槽型器件的栅极结构包括屏蔽多晶硅(又称为源多晶硅或屏蔽栅)和多晶硅栅(又称为控制栅)，二者都形成于沟槽中，根据屏蔽多晶硅和多晶硅栅在沟槽中的设置不同通常分为上下结构和左右结构。上下结构中屏蔽多晶硅位于沟槽的底部，多晶硅栅位于沟槽的顶部，多晶硅栅和屏蔽多晶硅之间呈上下结构关系，栅间氧化层位于多晶硅栅和屏蔽多晶硅之间。

现有技术的上下结构的屏蔽栅沟槽型器件的形成方法中，如图1a及1b所示，形成栅间氧化层的方法通常包括：提供一衬底10’，衬底10’上形成有图案化的掩模层12’，在衬底10’中形成有若干间隔排列的沟槽11’，沟槽11’的底部填充有屏蔽栅结构20’，栅间氧化层材料31’覆盖屏蔽栅结构20’并填充沟槽11’；接着，湿法蚀刻预设深度的栅间氧化层材料31’，以剩余的栅间氧化层材料31’作为栅间氧化层32’。

其中，由于器件微缩导致沟槽11’深宽比超过3:1导致填充形成的栅间氧化层材料31’的膜层质量(致密度)相对较差，进而使得采用上述湿法蚀刻所形成的栅间氧化层32’的表面出现凹陷33’(凹凸不平)，即栅间氧化层32’的厚度存在较大差异，不利于屏蔽栅沟槽型器件的漏电流的降低。另外，较长时间的湿法蚀刻还使得尺寸变小的图案化的掩模层12’从衬底10’表面剥离的风险加大，不利于后续的工艺制程。

发明内容

本发明的目的在于提供一种栅间氧化层的形成方法及屏蔽栅沟槽型器件的形成方法，以解决屏蔽栅沟槽型器件的栅间氧化层的表面凹凸不平的问题。

本发明的另一目的在于同时防止图案化的掩模层在形成栅间氧化层的过程中剥离。

为解决上述技术问题，本发明提供一种栅间氧化层的形成方法，包括：提供一衬底，所述衬底上形成有图案化的掩模层，所述衬底中形成有若干沟槽，所述图案化的掩模层的开口暴露所述沟槽，且所述图案化的掩模层的边缘凸出所述沟槽的开口；对所述图案化的掩模层执行回拉工艺，以扩大所述图案化的掩模层的开口的尺寸；形成屏蔽栅结构及栅间氧化层材料，所述屏蔽栅结构填充所述沟槽的底部，所述栅间氧化层材料覆盖所述屏蔽栅结构并填充所述沟槽；对所述栅间氧化层材料执行干法蚀刻，且所述干法蚀刻的蚀刻深度占预设蚀刻深度的50％～90％；以及，对所述栅间氧化层材料执行湿法蚀刻，直至达到所述预设蚀刻深度，并以剩余的所述栅间氧化层材料作为栅间氧化层。

可选的，所述图案化的掩模层包括氧化硅层及形成于所述氧化硅层上的氮化硅层。

可选的，对所述图案化的掩模层执行回拉工艺后，所述图案化的掩模层的边缘超出所述沟槽的开口的尺寸小于10埃。

可选的，所述回拉工艺包括利用磷酸溶液蚀刻所述图案化的掩模层。

可选的，所述屏蔽栅结构包括位于所述沟槽底部的屏蔽栅及沿所述屏蔽栅的侧壁部分包围所述屏蔽栅的屏蔽介质层。