[发明专利]超结沟槽栅MOSFET器件及其制造方法

说明书

本申请公开了超结沟槽栅MOSFET制造方法，包括：在半导体衬底内形成第一漂移区，在第一漂移区上形成第二漂移区；在第二漂移区上形成沟槽，在所述沟槽内依次沉积沟槽介质层和沟槽多晶硅层，在半导体衬底表面形成第二导电类型体区；对第二导电类型体区进行第一导电类型重掺杂注入形成第一重掺杂区，选择性注入形成第二导电类型注入区；对第一重掺杂区进行刻蚀形成接触孔，进行第二导电类型重掺杂注入并热扩散形成第二重掺杂区，同时激活第二导电类型注入区杂质。在超结沟槽栅MOSFET制造方法中，第一导电类型的第一漂移区由于掺杂浓度小，无需第二导电类型注入区也能耗尽，因此可以降低第二导电类型注入区的注入能量，从而降低了工艺难度。

技术领域

本申请涉及半导体制造技术领域，具体涉及一种超结沟槽栅MOSFET器件及其制造方法。

背景技术

沟槽栅MOSFET器件广泛用于功率转换电路，常用于功率开关器件。沟槽栅的特征导通电阻(Specific on-Resistance，Rsp)和击穿电压(Breakdown Voltage,BV)是其重要的参数指标之一，获得更高的击穿电压以及更低的导通电阻可以提高产品的竞争力。

现有的沟槽栅超结MOS器件包括N+型衬底、N-型外延层(N-epi)、P型柱体结构(Ppillar)、栅氧化层、多晶硅栅极(Poly Gate)、P型体区(Pbody)；通过在器件内部引入P型柱体结构，可以实现横向的P型柱/N-型外延层耗尽，这样可以在很低电阻率的N-型外延层下，就实现很高耐压，并降低导通电阻。

图1是现有技术中提供的超结沟槽栅MOSTET器件结构剖面结构示意图。参照图1，N型衬底101上外延形成N型漂移区1011，在N型漂移区1011内上部形成沟槽栅结构，沟槽栅结构包括沟槽结构以及N型多晶硅栅极102，沟槽结构的内表面形成有沟槽介质层103，N型多晶硅栅极102位于沟槽结构内，N型漂移区1011内部形成P型体区104，在P型体区104的上部进行N型重掺杂注入形成第一重掺杂区105，采用硼注入在第一重掺杂区105下方形成辅助N型漂移区1011耗尽的P型注入区106，对第一重掺杂区105进行刻蚀形成接触孔107，在P型注入区106和接触孔107之间形成第二重掺杂区108，沟槽栅结构上沉积有层间介质层109，在第一重掺杂区105和层间介质层109上沉积第一金属层形成源端金属层110，在N型衬底101背面沉积第二金属层形成漏端金属层111。

P型注入区106底端尽可能靠近N型衬底101的顶端，可使整个N型漂移区1011的浓度提高，但是通过注入形成的P型注入区106，由于硼注入能量的限制，使得硼能量大于3000Kev的工艺条件受到了限制，特别对于BV80V(Epi厚度5um),硼注入能量需大于2500KeV才能使得P-pillar的底端尽可能的靠近高掺杂的衬底，因此仅仅通过增加注入P型注入区106的能量来实现BV80V，显然增加了中高压超结-沟槽栅器件的工艺难度。

发明内容

本申请提供了一种超结沟槽栅MOSFET器件及其制造方法，以解决当前仅仅通过增加注入P型注入区的能量获得较高的击穿电压，增加了中高压超结-沟槽栅器件的工艺难度的问题。

一方面，本申请实施例提供了一种超结沟槽栅MOSFET制造方法，包括：

步骤一、在半导体衬底内形成第一导电类型的第一漂移区，在所述第一漂移区上形成第一导电类型的第二漂移区，所述第一导电类型的第一漂移区掺杂浓度小于所述第一导电类型的第二漂移区的掺杂浓度；

步骤二、在所述第二漂移区上形成沟槽，在所述沟槽内依次沉积或热氧化形成沟槽介质层和沟槽多晶硅层，在所述半导体衬底表面形成第二导电类型体区，所述第二导电类型体区位于所述沟槽之间；

步骤三、对所述第二导电类型体区进行第一导电类型重掺杂注入形成第一重掺杂区，选择性注入形成辅助第一导电类型漂移区耗尽的第二导电类型注入区；