[发明专利]超结沟槽栅MOSFET器件及其制造方法在审
申请号: | 202111412104.X | 申请日: | 2021-11-25 |
公开(公告)号: | CN114068678A | 公开(公告)日: | 2022-02-18 |
发明(设计)人: | 许昭昭 | 申请(专利权)人: | 华虹半导体(无锡)有限公司 |
主分类号: | H01L29/06 | 分类号: | H01L29/06;H01L29/423;H01L21/336;H01L29/78 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 刘昌荣 |
地址: | 214028 江*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 沟槽 mosfet 器件 及其 制造 方法 | ||
1.一种超结沟槽栅MOSFET制造方法,其特征在于,包括:
步骤一、在半导体衬底内形成第一导电类型的第一漂移区,在所述第一漂移区上形成第一导电类型的第二漂移区,所述第一导电类型的第一漂移区掺杂浓度小于所述第一导电类型的第二漂移区的掺杂浓度;
步骤二、在所述第二漂移区上形成沟槽,在所述沟槽内依次沉积或热氧化形成沟槽介质层和沟槽多晶硅层,在所述半导体衬底表面形成第二导电类型体区,所述第二导电类型体区位于所述沟槽之间;
步骤三、对所述第二导电类型体区进行第一导电类型重掺杂注入形成第一重掺杂区,选择性注入形成辅助第一导电类型漂移区耗尽的第二导电类型注入区;
步骤四、对所述第一重掺杂区进行刻蚀形成接触孔,进行第二导电类型重掺杂注入并热扩散形成第二重掺杂区,同时激活所述第二导电类型注入区杂质;
步骤五、沉积层间介质层,在所述第二漂移区上的所述第一重掺杂区表面以及所述层间介质层表面沉积第一金属层形成源端金属层,在所述半导体衬底背面沉积第二金属层形成漏端金属层。
2.根据权利要求1所述的超结沟槽栅MOSFET制造方法,其特征在于,所述第一导电类型的第一漂移区掺杂浓度为5e14~5e15cm^-3,所述第一导电类型的第二漂移区掺杂浓度为5e15~1e17cm^-3。
3.根据权利要求1所述的超结沟槽栅MOSFET制造方法,其特征在于,在步骤二中,所述第一导电类型的第二漂移区内上部通过注入第二导电类型杂质并经热推进形成第二导电类型体区,所述第二导电类型体区的结深不超过所述沟槽的底部。
4.根据权利要求1所述的超结沟槽栅MOSFET制造方法,其特征在于,在步骤三中对所述第二导电类型体区进行第一导电类型重掺杂注入后,并经热过程将杂质激活。
5.根据权利要求1所述的超结沟槽栅MOSFET制造方法,其特征在于,在步骤四中,在所述第一重掺杂区表面旋涂光刻胶,利用所述光刻胶刻蚀所述第一重掺杂区以形成所述接触孔,所述接触孔形成后,带胶进行第二导电类型重掺杂注入并热扩散形成第二重掺杂区。
6.一种超结沟槽栅MOSFET器件,其特征在于,包括:
在半导体衬底内形成的第一导电类型的第一漂移区,以及在所述第一漂移区上形成的第一导电类型的第二漂移区,所述第一导电类型的第一漂移区掺杂浓度小于所述第一导电类型的第二漂移区的掺杂浓度;
所述第二漂移区上形成有沟槽,所述沟槽内形成有沟槽介质层和沟槽多晶硅层,在所述半导体衬底表面形成有第二导电类型体区,所述第二导电类型体区位于所述沟槽之间;
在所述第二导电类型体区表面形成有第一重掺杂区,在所述第一重掺杂区下方选择性注入形成有辅助第一导电类型漂移区耗尽的第二导电类型注入区;
在所述第一重掺杂区表面形成接触孔,在所述接触孔和所述第二导电类型注入区之间形成第二重掺杂区;
所述沟槽上形成有层间介质层,在所述层间介质层和所述第二漂移区上的所述第一重掺杂区表面形成有源端金属层,在所述半导体衬底背面形成有漏端金属层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华虹半导体(无锡)有限公司,未经华虹半导体(无锡)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202111412104.X/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类