[发明专利]一种低速总线数据的传输方法、装置及计算机存储介质

说明书

本发明提供了一种低速总线数据的传输方法、装置及计算机存储介质，所述传输方法包括主板侧将需要传递给BMC的数据信号均接入到第一可编程器件；所述第一可编程器件解析所述数据信号，将需要传递的数据内容通过高速差分总线传递到BMC侧的第二可编程器件上；所述第二可编程器件对所述数据内容进行解析，将数据恢复到BMC的对应接口，完成与BMC的通信本发明通过在主板和BMC板分别增加可编程器件，记忆可编程器件可自定义功能的特性，将低速的IO数据在可编程器件中整合后通过有限的PIN脚将数据内容传递给BMC板，大量的节省了连接器PIN管脚及成本。

技术领域

本发明涉及服务器数据传输技术领域，尤其是一种低速总线数据的传输方法、装置及计算机存储介质。

背景技术

随着时代的快速发展，金融、通信、互联网等行业的业务量在逐日剧增，服务器的可靠性和易管理性要求越来越高，BMC(Baseboard Management Controller，基板管理控制器)的应用也越来越复杂，BMC要获取大量的传感器数据，及设备运行状态，就需要有大量的IO连接设备，服务的CPU不断的更新换代，主板也在随之变更。

然而BMC芯片及周边线路未出现更大的变化，把BMC做成一个单独的模块可减少开发周期及开发成本。BMC单独成卡后，BMC的接口众多，IO如何方便的引出到主板的各个设备上变得尤为重要。

目前BMC的IO接口都是直接与不同的device之间进行通讯，来获取不同的传感器数据及接口数据。这些总线都是一些相对低速的总线；数据内容不同，总线之间不能合并，占用很多IO及连接器PIN脚。一款成熟的BMC芯片应用成熟后，不会有很大的改动，且升级就只针对BMC卡升级，不会再对整个板卡做更改，在BMC独立成板后，BMC与主板连接的连接器的PIN脚数目成为了这一模块实现的瓶颈，BMC的IO很多，连接器宽度和PIN数目都受到结构和成本等限制，如果用现在已有的连接器只能舍弃部分功能，得不偿失。

发明内容

本发明提供了一种低速总线数据的传输方法、装置及计算机存储介质，用于解决现有BMC的接线方式占用较多IO及连接器PIN脚，限制BMC升级的问题。

为实现上述目的，本发明采用下述技术方案：

本发明第一方面提供了一种低速总线数据的传输方法，所述传输方法包括以下步骤：

主板侧将需要传递给BMC的数据信号均接入到第一可编程器件；

所述第一可编程器件解析所述数据信号，将需要传递的数据内容通过高速差分总线传递到BMC侧的第二可编程器件上；

所述第二可编程器件对所述数据内容进行解析，将数据恢复到BMC的对应接口，完成与BMC的通信。

进一步地，所述第一可编程逻辑器件和第二可编程逻辑器件均为CPLD。

进一步地，所述第一可编程逻辑器件和第二可编程逻辑器件均为FPGA。

进一步地，所述数据信号包括I2C数据信号、SPI数据信号、LPC数据信号、SGPIO数据信号、JTAG数据信号、VGA数据信号和GPIO数据信号。

进一步地，所述第一可编程器件解析所述数据信号的具体过程为：

通过低速总线IO接口获取所述数据信号；

对所述数据信号进行分类处理，并将数据内容分类存储至器件内部。

进一步地，所述第二可编程器件对所述数据内容进行解析的具体过程为：

对通过高速差分总线获取到的数据内容进行分类；

将分类后的数据内容存储至器件内部。

进一步地，所述第一可编程器件和第二可编程器件上均设有存储模块，用于暂存所述数据内容。