[发明专利]半导体器件及其制备方法

说明书

本发明涉及一种半导体器件及其制备方法，通过在漂移区的第一表层设置具有第一端和第二端的电阻结构，并设置至少两个与各体区一一对应的栅源结构，栅源结构的栅极区覆盖体区形成的沟道并延伸覆盖至体区，相邻两个栅源结构包括第一栅源结构和第二栅源结构，第一栅源结构的栅极区与第一端连接，第一栅源结构的漏极区与第二端与电连接，相当于在第一栅源结构的栅极区和漏极区之间并联了一个电阻，并在第一栅源结构所形成的场效应管中并联了第二栅源结构所形成的场效应管，如此当半导体器件应用于半导体芯片时，则无需在半导体芯片内额外集成电阻和场效应管，便于调整电阻阻值，且能够降低半导体芯片的制造成本。

技术领域

本发明涉及半导体技术领域，特别是涉及一种半导体器件及其制备方法。

背景技术

通常，高压MOSFET在与控制芯片合封到一个塑封体内后，需在控制芯片内集成一个大电阻和场效应管，以提供电流通路，进而给高压MOSFET提供门极驱动电压，使得高压MOSFET导通。

目前，控制芯片多在8寸及以上的晶圆厂生产，芯片单位面积制造成本高，且控制芯片内集成器件多，对电阻阻值的调整影响较大，因此在控制芯片内集成电阻的方案经济性和实用性都不高。

发明内容

基于此，有必要提供一种能够提高控制芯片经济型和实用性的半导体器件。

一种半导体器件，包括：

漂移区，具有第一导电类型；

电阻结构，设置在所述漂移区的第一表层，所述电阻结构包括相对的第一端和第二端；

多个相隔设置的体区，分别位于所述漂移区的第一表层且形成有沟道，所述体区具有第二导电类型，所述第二导电类型与所述第一导电类型相反；

至少两个栅源结构，分别与各所述体区一一对应设置，所述栅源结构包括相邻设置的栅极区和源极区，所述源极区设置在所述体区远离所述漂移区的表面，所述栅极区覆盖所述沟道并延伸覆盖至所述体区；相邻两个栅源结构包括第一栅源结构和第二栅源结构，所述第一栅源结构的所述栅极区与所述第一端电连接；

漏极区，位于所述漂移区的第二表层，与所述第二端电连接，所述第二表层与所述第一表层相对设置。

在其中一个实施例中，所述半导体器件还包括第三栅源结构，所述第三栅源结构的所述栅极区与所述第二栅源结构的所述栅极区电连接。

在其中一个实施例中，所述半导体器件还包括：

至少一个隔离层，位于所述漂移区的第一表层且分别设置在各所述栅源结构之间。

在其中一个实施例中，所述半导体器件还包括：

至少一个隔离结构，设置在所述漂移区的第一表层并位于各所述体区之间，且与所述体区间隔设置。

在其中一个实施例中，所述电阻结构包括：

第一氧化层，位于所述漂移区的第一表层；

多晶硅条，位于所述第一氧化层远离所述漂移区的表面，所述多晶硅条的延伸方向上设置有第一接点和第二接点，其中，所述第一接点作为所述第一端，所述第二接点作为所述第二端。

在其中一个实施例中，所述多晶硅条包括多条呈阵列排布的晶条，各所述晶条之间串联连接或并联连接，其中所述晶条宽度范围为1um至4um，相邻两个所述晶条的间距范围为1um至3um。

在其中一个实施例中，所述第二接点位于所述多晶硅条的端部，所述电阻结构还包括：

绝缘层，覆盖所述第一氧化层和所述多晶硅条，且外露所述第二接点。

在其中一个实施例中，所述电阻结构还包括：