[发明专利]一种半导体结构的制备方法、半导体结构和半导体存储器

说明书

本申请提供了一种半导体结构的制备方法、半导体结构和半导体存储器，所述方法包括：提供衬底；衬底内包括有源区；在衬底上形成沿第一方向延伸的第一介质墙和第二介质墙；第一介质墙和第二介质墙交替分布；刻蚀第一介质墙和第二介质墙，形成沿第二方向延伸的沟槽；其中，沟槽间隔设置；在沟槽内，剩余的第一介质墙的高度大于剩余的第二介质墙的高度；刻蚀沟槽内剩余的第二介质墙，在沟槽内形成间隔设置的第一接触孔；第一接触孔暴露有源区。本申请能够以较少的光罩次数形成新颖的半导体结构，以进行金属布线。

技术领域

本申请涉及半导体工艺领域，尤其涉及一种半导体结构的制备方法、半导体结构和半导体存储器。

背景技术

随着半导体技术的不断发展，集成电路不断追求高速度、高集成密度和低功耗。因而，集成电路中半导体器件结构尺寸也在不断微缩。

现有的半导体结构越来越难以满足发展的需要，半导体结构需要不断推陈出新，设计更多新颖的半导体结构。

发明内容

本申请实施例期望提出一种半导体结构的制备方法、半导体结构和半导体存储器，能够以较少的光罩次数形成新颖的半导体结构，以进行金属布线。

本申请的技术方案是这样实现的：

本申请实施例提供一种半导体结构的制备方法，所述方法包括：

提供衬底；所述衬底内包括有源区；

在所述衬底上形成沿第一方向延伸的第一介质墙和第二介质墙；所述第一介质墙和所述第二介质墙交替分布；

刻蚀所述第一介质墙和所述第二介质墙，形成沿第二方向延伸的沟槽；其中，所述沟槽间隔设置；在所述沟槽内，剩余的所述第一介质墙的高度大于剩余的所述第二介质墙的高度；

刻蚀所述沟槽内剩余的所述第二介质墙，在所述沟槽内形成间隔设置的第一接触孔；所述第一接触孔暴露所述有源区。

本申请实施例还提供一种半导体结构，所述半导体结构由上述方案中的制备方法制备而成。

本申请实施例还提供一种半导体存储器，包括上述方案中的半导体结构。

由此可见，本申请实施例提供了一种半导体结构的制备方法、半导体结构和半导体存储器，能够在所提供的衬底上形成沿第一方向延伸的第一介质墙和第二介质墙，其中，第一介质墙和第二介质墙交替分布；而后，刻蚀第一介质墙和第二介质墙，形成沿第二方向延伸的沟槽，其中，沟槽内剩余的第一介质墙的高度大于剩余的第二介质墙的高度；而后，刻蚀沟槽内剩余的第二介质墙，在沟槽内形成间隔设置的第一接触孔，其中，第一接触孔暴露出衬底中的有源区。这样，沟槽提供了金属布线的埋入区域，第一接触孔则提供了金属布线与有源区的接触点，而两次刻蚀仅需要两次光罩；从而，以较少的光罩次数形成了可以进行金属布线的新颖半导体结构，为半导体工艺提供了新的选择。

附图说明

图1为本申请实施例提供的一种半导体结构制备方法的流程图一；

图2A为本申请实施例提供的一种半导体结构制备方法的示意图一；

图2B为本申请实施例提供的一种半导体结构制备方法的示意图二；

图3A为本申请实施例提供的一种半导体结构制备方法的示意图三；

图3B为本申请实施例提供的一种半导体结构制备方法的示意图四；

图4A为本申请实施例提供的一种半导体结构制备方法的示意图五；

图4B为本申请实施例提供的一种半导体结构制备方法的示意图六；

图5为本申请实施例提供的一种半导体结构制备方法的流程图二；

图6A为本申请实施例提供的一种半导体结构制备方法的示意图七；