[发明专利]PIP电容器

说明书

本发明提供了一种PIP电容器，包括：衬底；栅极结构，包括自下向上形成于所述衬底上的隧穿氧化层、浮栅层、栅间介质层和控制栅层，所述浮栅层、所述栅间介质层和所述控制栅层构成栅间介质层电容，所述浮栅层、所述隧穿氧化层和所述衬底构成隧穿氧化层电容；耗尽层，在工作状态下形成于所述隧穿氧化层下方的衬底顶部，所述浮栅层、所述隧穿氧化层、所述耗尽层和所述衬底构成耗尽层电容，所述耗尽层电容与所述隧穿氧化层电容串联之后与所述栅间介质层电容并联。本发明的技术方案使得PIP电容器具有高容值效率的同时，还能具有高击穿电压。

技术领域

本发明涉及半导体集成电路制造领域，特别涉及一种PIP电容器。

背景技术

PIP(Poly-insulator-poly)电容器是浮栅型存储器工艺平台提供的一种寄生电容器件，是将浮栅型存储器的栅间介质层对应的电容和隧穿氧化层对应的电容并联，以提供一种高容值效率的电容器件，主要用于电荷泵(Charge Pump)升压电路或滤波电路。

参阅图1所示的PIP电容器，在衬底11中形成有P型体区111，衬底11上形成有栅极结构，栅极结构包括自下向上的隧穿氧化层121、浮栅层122、栅间介质层123和控制栅层124，栅极结构两侧的体区111顶部分别形成有N型源极区112和N型漏极区113，栅极结构中形成有贯穿控制栅层124和栅间介质层123的沟槽(未图示)，沟槽中填充有绝缘介质层13，绝缘介质层13中形成有与浮栅层122电连接的第一导电插塞141，控制栅层124上形成有第二导电插塞142，源极区112和漏极区113上分别形成有第三导电插塞143和第四导电插塞144，第一导电插塞141连接电源端151，第二导电插塞142、第三导电插塞143和第四导电插塞144连接公共端152(即接地)。因此，在工作状态下，图1所示的PIP电容器中形成了图2所示的电容的电路，包含浮栅层122、栅间介质层123和控制栅层124构成的栅间介质层电容C1，浮栅层122、隧穿氧化层121和衬底11构成的隧穿氧化层电容C2，栅间介质层电容C1和隧穿氧化层电容C2并联，栅间介质层123和隧穿氧化层121的厚度越小，则PIP电容器的电容越大，使得PIP电容器具有高容值效率。

但是，出于存储器件性能考虑，栅间介质层123比隧穿氧化层121的厚度要厚，相应的，栅间介质层123比隧穿氧化层121的耐压性能更强，因此，PIP电容器的击穿电压受到隧穿氧化层121的厚度限制，二者的击穿电压相当；若隧穿氧化层121的厚度很小，会导致在某些高压应用场景中，此击穿电压值难以符合需求。

因此，如何使得PIP电容器具有高容值效率的同时，还能具有高击穿电压是目前亟需解决的问题。

发明内容

本发明的目的在于提供一种PIP电容器，使得PIP电容器具有高容值效率的同时，还能具有高击穿电压。

为实现上述目的，本发明提供了一种PIP电容器，包括：

衬底；

栅极结构，包括自下向上形成于所述衬底上的隧穿氧化层、浮栅层、栅间介质层和控制栅层，所述浮栅层、所述栅间介质层和所述控制栅层构成栅间介质层电容，所述浮栅层、所述隧穿氧化层和所述衬底构成隧穿氧化层电容；

耗尽层，在工作状态下形成于所述隧穿氧化层下方的衬底中，所述浮栅层、所述隧穿氧化层、所述耗尽层和所述衬底构成耗尽层电容，所述耗尽层电容与所述隧穿氧化层电容串联之后与所述栅间介质层电容并联。

可选地，所述衬底中形成有体区，所述体区包围所述耗尽层；所述栅极结构两侧的体区顶部形成有体接触区，所述体接触区的衬底上形成有第一导电插塞。

可选地，所述栅极结构中形成有贯穿所述控制栅层和所述栅间介质层的凹槽，所述凹槽中形成有与所述浮栅层电连接的第二导电插塞，所述控制栅层上形成有第三导电插塞。