[发明专利]浮栅型分栅闪存的制造方法在审

专利信息
申请号: 202111370379.1 申请日: 2021-11-18
公开(公告)号: CN114038856A 公开(公告)日: 2022-02-11
发明(设计)人: 许昭昭 申请(专利权)人: 华虹半导体(无锡)有限公司
主分类号: H01L27/11521 分类号: H01L27/11521;H01L27/11517
代理公司: 上海浦一知识产权代理有限公司 31211 代理人: 刘昌荣
地址: 214028 江*** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 浮栅型分栅 闪存 制造 方法
【权利要求书】:

1.一种浮栅型分栅闪存的制造方法,其特征在于,其包括以下步骤:

步骤十一,在P型衬底上注入形成P型阱,P型阱上热氧化生长浮栅氧化层,沉积形成多晶硅层和第一氮化硅层;进行STI工艺形成浅沟槽;

步骤十二,依次沉积多晶硅间ONO层、浮栅多晶硅层、厚氮化硅层;

步骤十三,沉积氧化硅层,并利用各向异性刻蚀形成第一侧墙介质层;利用第一侧墙介质层作为硬质掩膜,对控制栅多晶硅进行各向异性刻蚀,形成自对准的控制栅,并刻蚀多晶硅间ONO层;沉积绝缘介质层,并各向异性刻蚀形成第二侧墙介质层,利用第二侧墙介质层和第一侧墙介质层共同作为硬质掩膜,自对准刻蚀形成浮栅和浮栅介质层;依次沉积形成选择栅介质层和选择栅多晶硅层,并通过CMP方式形成自对准的选择栅;热氧化在选择栅多晶硅层上方形成氧化硅层;

步骤十四,以第一侧墙介质层、选择栅介质层、氧化硅层作为硬质掩膜,将两侧剩余的厚氮化硅层通过湿法各向同性刻蚀去除;

步骤十五,沉积并刻蚀形成第三侧墙介质层;

步骤十六,光刻打开闪存区域同时先进CMOS区域以光刻胶盖住,以第一侧墙介质层、选择栅介质层、氧化硅层、第三侧墙介质层作为硬质掩膜,将两侧剩余的浮栅多晶硅层、多晶硅间ONO层、多晶硅层去除,并对闪存区进行LDD注入形成LDD区;

步骤十七,去除先进CMOS区域的光刻胶,再次涂光刻胶并显影使得闪存区域以光刻胶盖住同时光刻打开先进CMOS区域,自对准注入先进CMOS器件的LDD和Halo;

步骤十八,沉积并刻蚀形成第四侧墙介质层,源漏注入形成源漏区。

2.如权利要求1所述的浮栅型分栅闪存的制造方法,其特征在于,所述步骤十一定义闪存和外围逻辑区的有源区。

3.如权利要求1所述的浮栅型分栅闪存的制造方法,其特征在于,所述第一侧墙介质层的底部宽度加上第三侧墙介质层底部的宽度定义了控制栅的长度。

4.如权利要求1所述的浮栅型分栅闪存的制造方法,其特征在于,所述多晶硅间ONO层包括第二氧化硅层、第二氮化硅层、第三氧化硅层,第二氮化硅层位于第二氧化硅层和第三氧化硅层之间。

5.如权利要求1所述的浮栅型分栅闪存的制造方法,其特征在于,所述步骤十二光刻定义闪存单元区域,并刻蚀去除开口区域的厚氮化硅层。

6.如权利要求1所述的浮栅型分栅闪存的制造方法,其特征在于,所述选择栅介质层的形状为弧形。

7.如权利要求1所述的浮栅型分栅闪存的制造方法,其特征在于,所述步骤十二、步骤十三、步骤十五、步骤十八都采用化学或物理气相沉积工艺进行沉积。

8.如权利要求1所述的浮栅型分栅闪存的制造方法,其特征在于,所述第三侧墙介质层的刻蚀形成工艺放置在步骤十六将两侧剩余的浮栅多晶硅层、多晶硅间ONO层、多晶硅层去除工艺之前。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华虹半导体(无锡)有限公司,未经华虹半导体(无锡)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/202111370379.1/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top