[发明专利]LDMOS器件及其制作方法

说明书

本发明提供一种LDMOS器件。所述LDMOS器件中，半导体基底内设置有漂移区、体区、位于体区顶部的源极区和位于漂移区顶部的漏极区，漂移区与源极区及漏极区具有第一掺杂类型，体区具有第二掺杂类型，栅极结构位于体区上，栅极结构的一侧延伸至源极区上，另一侧延伸至漂移区上，隔离结构嵌设于栅极结构与漏极区之间的漂移区内中，并延伸至栅极结构的下方，具有第一掺杂类型的第一加浓区位于漂移区内且沿隔离结构的侧壁和底壁分布，第一加浓区的掺杂浓度大于漂移区的掺杂浓度。第一加浓区设置于LDMOS器件电流流经的路径上，有助于在不影响器件击穿电压的情况下，降低LDMOS器件的导通电阻。本发明还提供一种LDMOS器件的制作方法。

技术领域

本发明涉及半导体技术领域，特别涉及一种LDMOS器件及其制作方法。

背景技术

双扩散金属氧化物半导体(Double-Diffused MOS，DMOS)器件是具有高压处理能力的功率元件。常见的DMOS器件具有垂直双扩散金属氧化物半导体(Vertical DMOS，VDMOS)器件与横向双扩散金属氧化物半导体(Lateral DMOS，LDMOS)器件两种。而LDMOS器件因具有更好的热稳定性和频率稳定性、更高的增益和耐久性、更低的反馈电容和热阻，以及恒定的输入阻抗和更简单的偏流电路，现已广泛地应用于高电压操作环境中，如中央处理器电源供应(CPU power supply)、电源管理系统(Power Management System)、直流/交流转换器(AC/DC converter)以及高功率或高频段的功率放大器等等。LDMOS器件主要的特征为设置具有低掺杂浓度、大面积的横向扩散的漂移区来缓和源极端与漏极端之间的高电压，因此可使LDMOS器件获得较高的击穿电压(breakdown voltage)。

图1为一种LDMOS器件的剖面示意图。如图1所示，该LDMOS器件包括半导体基底100以及位于半导体基底上的栅极结构103。该半导体基底100中形成有漂移区101以及位于漂移区101侧边的P型体区102'，该漂移区101为N型掺杂区。栅极结构103的一端位于漂移区101的上方，另一端位于P型体区102'的上方。P型体区102'的上部形成有源极区104，且源极区104的部分侧向伸入栅极结构103的下方。该漂移区101的半导体基底中形成有隔离结构105(例如为浅沟槽隔离STI)，在漂移区101的上部还形成有漏极区106，漏极区106位于隔离结构105远离源极区104的一侧。

降低导通电阻和提高击穿电压是提高LDMOS器件性能的重要发展方向。上述LDMOS器件在正向导通时，从源极区104流向漏极区106的电流流经路径如图1中的箭头所示，可见，由于隔离结构105的限制，该LDMOS器件的电流流经的路径较长，导致LDMOS器件的导通电阻较高，但是，如果增加漂移区101整体的掺杂浓度，漂移区101的耗尽会受到影响，进而会降低器件的击穿电压。这是因为导通电阻和击穿电压是相互矛盾的，高的击穿电压总是伴随高的导通电阻。缓解导通电阻与击穿电压之间的矛盾始终是行业内技术人员致力解决的技术难题之一。

发明内容

本发明提供一种LDMOS器件，在不影响击穿电压的情况下，可以降低LDMOS器件的导通电阻。本发明另外还提供一种LDMOS器件的制作方法。

为了实现上述目的，本发明提供一种LDMOS器件。所述LDMOS器件包括：半导体基底；设置于所述半导体基底内的漂移区和体区；位于所述体区内的顶部的源极区；位于所述漂移区内的顶部的漏极区，所述漂移区、所述源极区及所述漏极区具有第一掺杂类型，所述体区具有第二掺杂类型；位于所述体区上的栅极结构，所述栅极结构的一侧延伸至所述源极区上，另一侧延伸至所述漂移区上；嵌设于所述栅极结构与所述漏极区之间的所述漂移区内的隔离结构，隔离结构延伸至所述栅极结构的下方；位于所述漂移区内且沿所述隔离结构的侧壁和底壁分布的第一加浓区，第一加浓区具有第一掺杂类型且掺杂浓度大于所述漂移区的掺杂浓度。