[发明专利]存储设备和操作存储设备的方法

说明书

存储设备包括非易失性存储器件和控制非易失性存储器件的存储器控制器。非易失性存储器件包括存储单元阵列。存储单元阵列包括正常单元区域、奇偶校验单元区域和冗余单元区域。第一位线连接到正常单元区域和奇偶校验单元区域，第二位线连接到冗余单元区域。存储器控制器包括用于产生奇偶校验数据的纠错码(ECC)引擎。存储器控制器将用户数据存储在正常单元区域中，控制非易失性存储器件对第一位线中的第一缺陷位线执行列修复，将附加列地址分配给第一缺陷位线和第二位线，以及将奇偶校验数据的至少一部分存储在与附加地分配的列地址相对应的区域中。

相关申请的交叉引用

本申请要求于2021年2月8日在韩国知识产权局(KIPO)递交的韩国专利申请10-2021-0017619的优先权，其全部公开通过引用并入本文。

技术领域

示例实施例总体上涉及存储器件，并且更具体地涉及存储设备和操作存储设备的方法。

背景技术

半导体存储器件分类为易失性存储器和非易失性存储器。易失性存储器中存储的数据在断电后会丢失。非易失性存储器中存储的数据即使在断电后也会保留。闪存器件是非易失性存储器件的示例。闪存器件具有大容量存储能力、相对高的抗噪能力和低功率操作。因此，闪存器件被用于各种领域。例如，诸如智能手机或平板个人计算机(PC)的移动系统可以采用闪存作为存储介质。

半导体存储器件的存储容量随着制造工艺的发展而增加。随着半导体存储器件的集成度增加，缺陷存储单元的数量增加并且半导体存储器件的产量降低。可以使用冗余存储单元或者可以执行纠错码(ECC)操作来修复缺陷存储单元。半导体存储器件的产量和性能可以取决于这种修复方案的效率。

发明内容

至少一个示例性实施例提供了一种存储设备，该存储设备能够提高冗余单元区域的可用性并提高纠错码(ECC)引擎的纠错效率。

至少一个示例性实施例提供了一种操作存储设备的方法，该存储设备能够提高冗余单元区域的可用性并提高ECC引擎的纠错效率。

根据示例实施例，存储设备包括非易失性存储器件和用于控制至少一个非易失性存储器件的存储器控制器。非易失性存储器件包括存储单元阵列、页缓冲器电路和地址解码器。存储单元阵列包括正常单元区域、奇偶校验单元区域和与修复正常单元区域和奇偶校验单元区域中的缺陷列相关联的冗余单元区域。存储单元阵列包括耦接到第一位线和第二位线的多个非易失性存储单元。第一位线连接到正常单元区域和奇偶校验单元区域。第二位线连接到冗余单元区域。页缓冲器电路通过第一位线和第二位线连接到存储单元阵列。地址解码器通过多个字线连接到存储单元阵列。存储器控制器包括纠错码(ECC)引擎，该ECC引擎通过对要存储在正常单元区域中的用户数据执行ECC编码来产生奇偶校验数据。存储器控制器将用户数据存储在正常单元区域中，控制非易失性存储器件对第一位线中的第一缺陷位线执行列修复，将附加列地址分配给第一缺陷位线和第二位线，以及将奇偶校验数据的至少一部分存储在与附加地分配的列地址相对应的区域中。

根据示例实施例，提供一种操作存储设备的方法，该存储设备包括非易失性存储器件和控制非易失性存储器件的存储器控制器。根据该方法，由存储器控制器中的纠错码(ECC)引擎通过对要存储在非易失性存储器件的存储单元阵列中的正常单元区域中的用户数据执行ECC编码来产生奇偶校验数据，所述非易失性存储器件的存储单元阵列包括正常单元区域、奇偶校验单元区域和与修复正常单元区域和奇偶校验单元区域中的缺陷列相关联的冗余单元区域。对连接到正常单元区域和奇偶校验单元区域的第一位线中的第一缺陷位线执行列修复。存储器控制器将附加列地址分配给第一缺陷位线和连接到冗余单元区域的第二位线。非易失性存储器件将奇偶校验数据中的至少一部分存储在与附加地分配的列地址相对应的区域中。