[发明专利]一种沟槽的制备方法

说明书

本发明提供一种沟槽的制备方法，在半导体衬底上先形成第一电介质层，并刻蚀第一电介质层形成第一沟槽，而后形成填充第一沟槽的牺牲层，之后再形成第二电介质层，并刻蚀第二电介质层形成显露牺牲层的第二沟槽，而后去除牺牲层，形成第一沟槽及第二沟槽相贯通的沟槽，从而本发明通过分步沉积及分步刻蚀电介质层的方法，可制备具有高深宽比的沟槽，且制备工艺简单，操作难度低，且工艺精度高，还可有效减少产品缺陷风险，提升产品良率。

技术领域

本发明属于半导体制造领域，涉及一种沟槽的制备方法。

背景技术

刻蚀，是半导体制造工艺中的一种相当重要的步骤，是与光刻相联系的图形化(pattern)处理的一种主要工艺。所谓刻蚀，实际上狭义理解就是光刻腐蚀，先通过光刻将光刻胶进行光刻曝光处理，然后通过腐蚀处理掉所需除去的部分。

随着器件性能要求的提升，减小芯片面积是当前芯片研发领域的共同目标，为提高芯片的各项性能指标，常常需要在衬底上制备沟槽。但是随着芯片面积的不断减小，相应地制备的沟槽的尺寸也在减小，在半导体芯片生产制备过程中会遇到需要刻蚀高深宽比沟槽结构的情况，在刻蚀高深宽比沟槽结构时，对机台的加工能力产生极大的挑战，且加工精度难以得到很好的控制，沟槽底部附近位置的形状和尺寸与掩模所定义的图案容易产生偏差，如产生缺陷或线开路等，从而现有的沟槽制备工艺难以提升产品良率，且产品产生缺陷的风险较高。

因此，提供一种沟槽的制备方法，实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种沟槽的制备方法，用于解决现有技术中在制备高深宽比沟槽结构时所面临的工艺难度大、加工精度底和产品良率差的问题。

为实现上述目的及其他相关目的，本发明提供一种沟槽的制备方法，包括以下步骤：

提供半导体衬底；

于所述半导体衬底上形成第一电介质层；

于所述第一电介质层上形成图形化的第一光刻胶层；

刻蚀所述第一电介质层，形成贯穿所述第一电介质层的第一沟槽，所述第一沟槽具有第一宽度；

去除所述第一光刻胶层显露所述第一电介质层的表面；

形成牺牲层，所述牺牲层覆盖所述第一电介质层的表面且填充所述第一沟槽；

去除部分所述牺牲层显露所述第一电介质层的表面；

形成第二电介质层，所述第二电介质层覆盖所述第一电介质层的表面及所述牺牲层的表面；

于所述第二电介质层上形成图形化的第二光刻胶层；

刻蚀所述第二电介质层，形成贯穿所述第二电介质层的第二沟槽，所述第二沟槽具有第二宽度，且所述第二沟槽显露所述牺牲层；

去除所述第二光刻胶层及所述牺牲层，形成显露所述半导体衬底的沟槽。

可选地，所述第二沟槽的第二宽度大于所述第一沟槽的第一宽度。

可选地，所述第一沟槽及所述第二沟槽均为轴对称图形，且所述第一沟槽及所述第二沟槽的对称轴为同一垂线。

可选地，在去除所述第二光刻胶层与去除所述牺牲层之间，还包括再进行M次形成牺牲层及电介质层的循环步骤，其中，M为大于等于1的正整数。

可选地，所述第一电介质层及所述第二电介质层为相同材料层。

可选地，所述第一沟槽的深宽比范围为1:1～100:1；所述第二沟槽的深宽比范围为1:1～100:1。

可选地，所述第一沟槽包括深孔沟槽或深沟沟槽；所述第二沟槽包括深孔沟槽或深沟沟槽。