[发明专利]一种非易失性D触发器电路

说明书

本发明涉及一种非易失性D触发器电路。本发明采用锁存电路模块、自使能写电路模块、非易失性存储单元模块、读电路模块、多路复用器模块的架构模式形成的非易失性D触发器电路只有一种工作模式，因此本发明存在着控制时序简单的特点。并且在非易失性D触发器电路中设置自使能写电路模块和非易失性存储单元模块能够在降低能耗的同时，实现实时备份。

技术领域

本发明涉及电子器件技术领域，特别是涉及一种非易失性D触发器电路。

背景技术

随着半导体工艺结点的不断微缩，传统D触发器面临着越来越严重的静态功耗问题。为了解决这一问题，近年来电源门控技术被广泛采用。当计算系统即将进入待机状态时，由于计算系统中采用的传统D触发器为易失性D触发器，因此，在掉电后无法保存数据，这就需要将计算系统中锁存的运行时数据备份至存储器中。而当计算系统再次工作，需将备份的运行时数据恢复至传统D触发器中，从而可实现即开即关功能。在经典的冯诺依曼架构中数据计算与存储是物理分离的，因此，电源门控技术面临着严重的数据传输功耗和时延问题。

非易失性D触发器以其能耗低，延迟小等优点在电源门控应用方面受到了极大的关注。非易失性D触发器的本质是在传统D触发器中集成新兴非易失性存储单元。在新型非易失性存储单元中，磁隧道结因其兼具非易失性、访问速度快、寿命长及易于三维集成等特性，被广泛应用于非易失性D触发器的设计。目前，已提出的多种基于磁隧道结的非易失性D触发器，其工作模式主要分为四种：1)锁存模式，与传统D触发器的工作模式相同；2)备份模式，在掉电前，将运行数据备份至非易失性存储单元中；3)待机模式，关闭供电电源，减小待机能耗；4)恢复模式，打开供电电源，将非易失性存储单元中保存的运行时数据恢复至非易失性D触发器中。

然而，现有的非易失性D触发器方案仍存在一些问题：

1)与传统D触发器相比，现有的非易失D触发器因具有四种工作模式而使得其控制时序较为复杂；

2)当计算系统频繁掉电时，运行时数据备份与恢复操作会带来较大的能耗开销；

3)现有的非易失D触发器不具备实时备份功能，无法应对计算系统突然掉电。

发明内容

针对上述现有非易失性D触发器存在的问题，本发明目的是设计一种控制时序简单、能耗低、可实现实时备份的非易失性D触发器电路。

为实现上述目的，本发明提供了如下方案：

一种非易失性D触发器电路，包括：输入信号端、时钟信号端、锁存电路模块、自使能写电路模块、非易失性存储单元模块、读电路模块、多路复用器模块和输出信号端；

所述锁存电路模块的第一输入端与所述输入信号端连接；所述锁存电路模块的第二输入端与所述时钟信号端连接；所述锁存电路模块的第一输出端与所述多路复用器模块的第一输入端连接；所述锁存电路模块的第二输出端与所述自使能写电路模块的第二输入端连接；所述自使能写电路模块的第一输入端与所述时钟信号端连接；所述自使能写电路模块的输出端与所述非易失性存储单元模块的第一输入端连接；所述读电路模块的输入端与所述时钟信号端连接；所述读电路模块的第一输出端与所述非易失性存储单元模块的第二输入端连接；所述读电路模块的第二输出端与所述多路复用器模块的第二输入端连接；所述读电路模块的第三输出端与所述自使能写电路模块的第三输入端连接；所述多路复用器模块的第三输入端与所述时钟信号端连接；所述多路复用器模块的输出端与所述输出信号端连接。

优选地，所述锁存电路模块包括：第一反相器、第二反相器和第三反相器；

所述第一反相器的输入端与所述输入信号端连接；所述第一反相器的输出端与所述第二反相器的输入端连接；所述第二反相器的输出端分别与所述第三反相器的输入端和所述多路复用器模块的第一输入端连接；所述第三反相器的输出端连接至所述第一反相器的输出端与所述第二反相器的输入端的连接通路上，以输出所述第二反相器输出信号的反信号；所述反信号输入至所述自使能写电路模块；