[发明专利]半导体元件的测试键结构

权利要求书

1.一种半导体元件的测试键结构，包括：

第一层间介电层，位于基底上；

第一虚设结构，位于该第一层间介电层中，包括沿着第一方向延伸的第一边缘；

第二层间介电层，位于该第一层间介电层上；

测试结构，位于该第二层间介电层中，包括多个测试线段沿着该第一方向平行排列且沿着第二方向延伸跨过该第一虚设结构的该第一边缘，该第一方向与该第二方向互相垂直。

2.如权利要求1所述的半导体元件的测试键结构，其中该第一虚设结构与该测试结构分别包括导电材料。

3.如权利要求2所述的半导体元件的测试键结构，其中该导电材料选自钴(Co)、铜(Cu)、铝(Al)、钨(W)、镍(Ni)、铂(Pt)、钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)所构成的群组。

4.如权利要求1所述的半导体元件的测试键结构，其中该第一虚设结构为电性浮置。

5.如权利要求1所述的半导体元件的测试键结构，其中该第一虚设结构另包括沿着该第二方向延伸的第二边缘。

6.如权利要求5所述的半导体元件的测试键结构，其中该多个测试线段与该第二边缘在垂直方向上不重叠。

7.如权利要求5所述的半导体元件的测试键结构，其中该第二边缘与该多个测试线段的其中一者在垂直方向上互相重叠。

8.如权利要求1所述的半导体元件的测试键结构，其中该半导体结构包括多个该第一虚设结构沿着该第一方向及该第二方向排列成阵列，并且间隔距离0.5μm至10μm之间。

9.如权利要求1所述的半导体元件的测试键结构，其中该第一虚设结构的长度以及宽度分别介于2μm至10μm之间。

10.如权利要求1所述的半导体元件的测试键结构，其中该多个测试线段分别包括宽度以及间隔一间距，该宽度介于50nm至100nm之间，该间距介于50nm至100nm之间。

11.如权利要求1所述的半导体元件的测试键结构，其中该多个测试线段的相邻两者通过连接线段而电连接。

12.如权利要求1所述的半导体元件的测试键结构，其中该多个测试线段的相邻两者电性隔离。

13.如权利要求1所述的半导体元件的测试键结构，另包括:

第三层间介电层，位于该基底以及该第一层间介电层之间；以及

第二虚设结构，位于该第三层间介电层中，其中该第二虚设结构与该第一虚设结构在垂直方向上互相重叠。

14.如权利要求1所述的半导体元件的测试键结构，另包括绝缘区域，位于该第一虚设结构中，其中该绝缘区域包括沿着该第一方向延伸的第三边缘以及沿着该第二方向延伸的第四边缘，其中至少部分该多个测试线段沿着该第二方向跨过该绝缘区域的该第三边缘。

15.如权利要求14所述的半导体元件的测试键结构，其中该绝缘区域与该第一层间介电层包括相同材料。

16.如权利要求14所述的半导体元件的测试键结构，其中该多个测试线段与该第四边缘在垂直方向上不重叠。

17.如权利要求14所述的半导体元件的测试键结构，其中该第四边缘与该多个测试线段的其中一者在垂直方向上互相重叠。

18.如权利要求14所述的半导体元件的测试键结构，其中该半导体结构包括多个该绝缘区域沿着该第一方向及该第二方向于该第一虚设结构中排列成阵列，并且间隔距离0.5μm至10μm之间。