[发明专利]半导体器件和包括其的数据存储系统

说明书

提供了半导体器件和包括其的数据存储系统，所述半导体器件包括：衬底；下堆叠结构，所述下堆叠结构位于所述衬底上，并包括彼此分开地堆叠的下栅电极；上堆叠结构，所述上堆叠结构位于所述下堆叠结构上，并包括彼此分开地堆叠的上栅电极；下沟道结构，所述下沟道结构穿透所述下堆叠结构，并包括下沟道层和位于所述下沟道层上的下沟道绝缘层，所述下沟道绝缘层围绕下缝隙；以及上沟道结构，所述上沟道结构穿透所述上堆叠结构并包括上沟道层和位于所述上沟道层上的上沟道绝缘层，所述上沟道绝缘层围绕上缝隙。所述下缝隙的宽度大于所述上缝隙的宽度，并且所述下沟道绝缘层的厚度大于所述上沟道绝缘层的厚度。

相关申请的交叉引用

本申请要求于2020年11月9日在韩国知识产权局提交的韩国专利申请No.10-2020-0148648的权益，该韩国专利申请的全部公开内容出于所有目的通过引用合并于此。

技术领域

一些示例实施例涉及半导体器件和/或包括该半导体器件的数据存储系统。

背景技术

在需要数据存储的数据存储系统中，使用能够存储高容量数据的半导体器件。因此，正在研究增加半导体器件的数据存储容量的方法。例如，作为增加半导体器件的数据存储容量的方法，提出了包括三维而非二维布置的存储单元的半导体器件。

发明内容

一些示例实施例提供了具有改进的可靠性的半导体器件。

可选地或另外地，一些示例实施例提供了包括具有改进的可靠性的半导体器件的数据存储系统。

根据一些示例实施例，一种半导体器件包括：衬底；下堆叠结构，所述下堆叠结构位于所述衬底上，并包括彼此分开地堆叠的下栅电极；上堆叠结构，所述上堆叠结构位于所述下堆叠结构上，并包括彼此分开地堆叠的上栅电极；下沟道结构，所述下沟道结构穿透所述下堆叠结构，并包括下沟道层和位于所述下沟道层上的下沟道绝缘层，所述下沟道绝缘层围绕下缝隙；以及上沟道结构，所述上沟道结构穿透所述上堆叠结构并包括上沟道层和位于所述上沟道层上的上沟道绝缘层，所述上沟道绝缘层围绕上缝隙。所述下沟道结构包括第一沟道结构、位于所述第一沟道结构上的第二沟道结构以及位于所述第一沟道结构和所述第二沟道结构之间的弯曲部分，所述弯曲结构中的弯曲部对应于所述第一沟道结构与所述第二沟道结构之间的宽度差，所述上沟道结构的下部部分的宽度小于所述下沟道结构的上部部分的宽度，并且所述下缝隙的宽度大于所述上缝隙的宽度。

根据一些示例实施例，一种半导体器件包括：衬底；下堆叠结构，所述下堆叠结构位于所述衬底上，并包括彼此分开地堆叠的下栅电极；上堆叠结构，所述上堆叠结构位于所述下堆叠结构上，并包括彼此分开地堆叠的上栅电极；下沟道结构，所述下沟道结构穿透所述下堆叠结构，并包括下沟道层和位于所述下沟道层上的下沟道绝缘层，所述下沟道绝缘层围绕下缝隙；以及上沟道结构，所述上沟道结构穿透所述上堆叠结构并包括上沟道层和设置在所述上沟道层上的上沟道绝缘层，所述上沟道绝缘层围绕上缝隙。所述下缝隙的宽度大于所述上缝隙的宽度，并且所述下沟道绝缘层的厚度大于所述上沟道绝缘层的厚度。

根据一些示例实施例，一种数据存储系统包括半导体存储器件和控制器电路，所述半导体存储器件包括：基体基板；位于所述基体基板上的有源或无源电路；位于所述有源或无源电路上的衬底；下堆叠结构，所述下堆叠结构位于所述衬底上并包括彼此分开地堆叠的下栅电极；上堆叠结构，所述上堆叠结构位于所述下堆叠结构上并包括彼此分开地堆叠的上栅电极；下沟道结构，所述下沟道结构穿透所述下堆叠结构并包括下沟道层和位于所述下沟道层上的下沟道绝缘层，所述下沟道绝缘层围绕下缝隙；以及上沟道结构，所述上沟道结构穿透所述上堆叠结构并包括上沟道层和设置在所述上沟道层上的上沟道绝缘层，所述上沟道绝缘层围绕上缝隙，所述半导体存储器件包括电连接到至少一个所述有源或无源电路的输入/输出焊盘，所述控制器电路通过所述输入/输出焊盘电连接到所述半导体存储器件并被配置为控制所述半导体存储器件。所述下缝隙的宽度大于所述上缝隙的宽度，并且所述下沟道绝缘层的厚度大于所述上沟道绝缘层的厚度。

附图说明