[发明专利]数据处理方法及电子装置

说明书

一种基于忆阻器阵列的数据处理方法及电子装置。数据处理方法包括获取待处理对象，其中，待处理对象包括阵列排布的多个像素点；设置忆阻器阵列，将待处理对象中的每个像素点的值映射至忆阻器阵列中对应的忆阻器单元；通过忆阻器阵列计算待处理对象对应的中心坐标，其中，忆阻器阵列被配置为可进行乘和运算。该基于忆阻器阵列的数据处理方法减少了很多不必要的数据搬运过程，减小了硬件实现的能耗和延迟开销。

技术领域

本公开的实施例涉及一种数据处理方法及电子装置。

背景技术

基于忆阻器的存算一体技术有望突破经典计算系统的冯诺依曼架构瓶颈，带来硬件算力、能效的爆发式增长，进一步促进人工智能的发展和落地，是最具潜力的下一代硬件芯片技术之一。国内外企业、科研单位都投入大量人力物力，经过近十年的发展后，基于忆阻器的存算一体技术已逐渐从理论仿真阶段进入实际芯片、系统的原型演示阶段。

发明内容

本公开至少一实施例提供一种基于忆阻器阵列的数据处理方法，其中，忆阻器阵列包括阵列排布的多个忆阻器单元，该方法包括：获取待处理对象，待处理对象包括阵列排布为m行n列的多个像素点，m和n分别为正整数；设置忆阻器阵列，将待处理对象中的每个像素点的值映射至忆阻器阵列中对应的忆阻器单元；通过忆阻器阵列计算待处理对象对应的中心坐标，忆阻器阵列被配置为可进行乘和运算，中心坐标包括第一坐标和第二坐标，其中，通过忆阻器阵列计算待处理对象对应的中心坐标，包括：将多个像素点中的每个像素点的值乘以像素点在待处理对象中所在行的行编号，以得到像素点对应的第一乘积，由此得到m*n个第一乘积，将m*n个第一乘积求和以得到第一分子值，将像素点的值乘以像素点在待处理对象中所在列的列编号，以得到像素点对应的第二乘积，由此得到m*n个第二乘积，将m*n个第二乘积求和以得到第二分子值；根据待处理对象中的每个像素点的值，执行基准值获取操作以得到基准值；对第一分子值和基准值的比值进行取整处理，以得到第一坐标；对第二分子值和基准值的比值进行取整处理，以得到第二坐标。

例如，在本公开至少一实施例提供的数据处理方法中，对第一分子值和基准值的比值进行取整处理，以得到第一坐标，包括：将第一分子值与基准值进行比较，响应于第一分子值大于基准值，以基准值为基础加数执行累加操作得到累加结果，重复累加操作直到累加结果首次大于第一分子值，将累加操作的重复次数加一作为所述第一坐标；响应于第一分子值小于或等于基准值，确定第一坐标为1。

例如，在本公开至少一实施例提供的数据处理方法中，对第二分子值和基准值的比值进行取整处理，以得到第二坐标，包括：将第二分子值与基准值进行比较，响应于第二分子值大于基准值，以基准值为基础加数执行累加操作得到累加结果，重复累加操作直到累加结果首次大于第二分子值，将累加操作的重复次数加一作为所述第二坐标；响应于第二分子值小于或等于基准值，确定第二坐标为1。

例如，在本公开至少一实施例提供的数据处理方法中，忆阻器阵列包括M行N列，忆阻器阵列还包括M条字线、M条源线和N条位线，M条字线以及M条源线分别与M行对应，N条位线分别与N列对应，M和N为正整数且分别大于或等于m和n，多个忆阻器单元中的每个在接收对应的字线所施加的开启信号被打开且在对应的位线上被施加读取电压而被读取，并且根据忆阻器单元中的忆阻器的阻值产生对应的读取电流，其中，根据待处理对象中的每个像素点的值，执行基准值获取操作以得到基准值，包括：将开启信号施加至m行像素点对应的m行忆阻器单元的字线，在1个周期内，在n列像素点对应的n列忆阻器单元的位线施加所述读取电压，获取多个像素点中的每个像素点分别对应的忆阻器单元产生的1次读取电流，以得到多个读取电流，对多个读取电流进行加和处理以得到基准电流，将基准电流作为所述基准值。