[发明专利]一种FPGA中LUT6的编程测试方法

说明书

本发明涉及一种FPGA中LUT6的编程测试方法，属于现场可编程门阵列（中的LUT6的测试技术领域。该方法执行如下步骤：1）LUT6逻辑资源功能设计；2）LUT6输入向量设计；3）确定测试程序变量N；4）通过编程自动生成LUT6测试程序；5）将自动生成的LUT6测试程序通过编程自动移植到LUT6测试工具中；6）进行测试仿真；7）将LUT6测试程序写入FPGA中并进行数据读取；8）比对仿真数据与FPGA中的读取数据；9）确定测试结果。本发明全覆盖LUT6模块，提高了测试效率；采用在线编程的方式，解决了传统的测试多次例化Verilog的问题。

技术领域

本发明涉及一种FPGA中LUT6的编程测试方法，属于现场可编程门阵列（FieldProgrammable Gate Arrays，FPGA）中的LUT6的测试技术领域。

背景技术

Field Programmable Gate Arrays即FPGA现场可编程门阵列是目前常用的电子设备,其具有可编程，应用简便，适用范围广的特点。

目前国内各检测机构对 FPGA 的测试基本上采取基于应用的测试技术，即对其功能进行符合性检验，是基于自动化测试系统的功能验证性的测试。测试流程如图 1 所示。

可编程逻辑资源的核心是可编程逻辑功能块（CLB），其中，查找表（LUT）模块是其重要构成部分。在测试中，主要判断其构成的组合及时序电路的正确性。

查找表（LUT）可被认为是一个具有1位输出端的存储器阵列，存储器的地址线就是LUT的输入信号线，一个具有n输入的LUT就对应2n个存储单元的存储器。在FPGA中，LUT通常由SRAM存储单元实现，用户将逻辑功能的真值表通过编程的方式写入LUT中，可实现任意n输入的组合逻辑功能。LUT6为具有一般输出的6输入查找表。

现阶段，测试 LUT6 的直观而简单的方法就是将 LUT6 的输入输出都和 FPGA 器件的 IO 连接起来进行测试，但这一方法的主要问题是 FPGA 器件的 IO 和 LUT6 的数量相差悬殊，每配置一次只能测试较少数量的 LUT6，应用此种方法测试 LUT6 模块将大量增加配置次数和测量时间成本。

但是，随着 FPGA 系统级密度的进一步提升，FPGA 内嵌的高性能资源核越来越多，性能的不断提升使得 FPGA 的结构已超出了基本架构范围，基本的测试方法也已不能满足这些功能模块的测试。

另外，FPGA 集成度的越来越高，FPGA 测试配置的完备性也是 FPGA 测试不得不考虑的一个问题

再有，随着 FPGA 规模的不断扩大，自动化测试平台的搭建是不可能大量地依靠人工，所以软件的发展也是 FPGA 测试发展的一个因素。

此外，还要研究能适应多种结构的有效的通用结构模型和故障模型，从而实现针对各种不同结构、模型 FPGA 的专用和通用测试方法。对于 FPGA 的测试不单单是把 FPGA分成若干部分分别进行测试，还要研究把一个 FPGA 作为一个整体进行测试的方法，从而达到减少编程次数的目的。

发明内容

本发明要解决的技术问题是：提供一种FPGA中LUT6的编程测试方法，减少编程以及测试次数，以解决传统测试人工编写测试程序而导致的流程复杂、成本高、生产效率偏低的问题。

为了解决上述技术问题，本发明提出的技术方案是：一种FPGA中LUT6的编程测试方法，执行如下步骤：

1）LUT6逻辑资源功能设计；

2）LUT6输入向量设计；

3）确定测试程序变量N；

4）通过编程自动生成LUT6测试程序；

5）将自动生成的LUT6测试程序通过编程自动移植到LUT6测试工具中；

6）进行测试仿真；

7）将LUT6测试程序写入FPGA中并进行数据读取；