[发明专利]一种FPGA寿命试验方法

说明书

本发明涉及一种FPGA寿命试验方法，属于FPGA芯片的寿命试验技术领域。该方法执行如下步骤：1）设置寿命试验电路的各项配置；2）设置试验所需的外部激励条件；3）利用内插环振电路对器件结温进行测量以实现对输入时钟工作频率进行反馈修改与迭代优化，并通过与所述FPGA连接的LED状态指示灯对寿命试验过程中器件的状态进行监测，保证寿命试验过程中结温达到规定值。本寿命试验方法通过内插环振电路的方法进行温度测试。在建立振荡频率与温度的线性关系后，只要通过环振的输出频率即可获得其对应的温度。

技术领域

本发明涉及一种FPGA寿命试验方法，属于FPGA芯片的寿命试验技术领域。

背景技术

FPGA具有可编程、高集成度、高速和高可靠性等优点。通过配置器件内部的逻辑功能和输入/输出端口，将原来电路板级实现的设计放在芯片中进行，提高了电路性能，缩小了电路体积，降低了电路功耗，有效提高了设计的灵活性和效率。

通过寿命试验，可以有效剔除由工艺缺陷造成的含内在固有缺陷的器件，保证器件的失效率水平满足用户需求。如不开展寿命试验，含有缺陷的器件在使用条件下会出现初期致命失效或早期寿命失效。

寿命试验使用应力在不破坏产品电气性能的前提下从一批产品中剔除那些在原材料、设计、生产等方面因潜在不良因素而造成的有缺陷的会早期失效的产品；以此挑出合格的产品，使产品的可靠性得到保障。在可靠性试验中，寿命试验是其中的耗时最长、设计最为复杂的试验。

发明内容

本发明要解决的技术问题是：提供一种FPGA寿命试验方法，可用于FPGA芯片的筛选试验、鉴定试验和质量一致性试验。

为了解决上述技术问题，本发明提出的技术方案是：一种FPGA寿命试验方法，执行如下步骤：

1）设置寿命试验电路的各项配置；

其中包括，寿命试验电路配置模式选取、可编程逻辑资源的处理方式、嵌入式乘法器的处理方式、块存储器的处理方式、用户IO的处理方式；

2）设置试验所需的外部激励条件；

其中包括，寿命试验电压、输入端要求、输出端要求、输入信号要求、幅度、电阻R、输入激励信号、逻辑输出信号；

3）利用内插环振电路对器件结温进行测量以实现对输入时钟工作频率进行反馈修改与迭代优化，并通过与所述FPGA连接的LED状态指示灯对寿命试验过程中器件的状态进行监测，保证寿命试验过程中结温达到规定值。

上述方案的进一步改进是：所述寿命试验电路配置模式选取为串行配置模式、被动串行配置模式、单片机或daisy-chain方式中的一种进行配置。

上述方案的进一步改进是：所述可编程逻辑资源配置为异或逻辑门结构。

上述方案的进一步改进是：所述嵌入式乘法器为有符号数、有输入寄存、有输出流水线寄存、36b×36b位的工作模式。

上述方案的进一步改进是：所述块存储器为真双端口、读写时钟模式、有输入输出寄存、36位宽的RAM工作模式。

上述方案的进一步改进是：所述用户IO中作为输出端的用户IO均配置为LVTTL协议，设置为最大电流驱动。

上述方案的进一步改进是：寿命试验电压，VCCINT 为1.5V，VCCO为3.3V，VCCAUX为3.3V；输入端要求，输入端使用晶振提供的方波信号，占空比为40%~60％；输出端要求，配置为LVTTL协议，3.3V输出电平，选择24mA最大驱动能力；输入信号要求，方波，占空比为40%~60％；幅度，VIH应在2V到3.6V范围内，VIL应在0V到0.8V范围内，转换时间t小于等于250ns；电阻R为1×(1±10%)kΩ范围内。