[发明专利]一种FPGA寿命试验方法

权利要求书

1.一种FPGA寿命试验方法，其特征在于，执行如下步骤：

1）设置寿命试验电路的各项配置；

其中包括，寿命试验电路配置模式选取、可编程逻辑资源的处理方式、嵌入式乘法器的处理方式、块存储器的处理方式、用户IO的处理方式；

2）设置试验所需的外部激励条件；

其中包括，寿命试验电压、输入端要求、输出端要求、输入信号要求、幅度、电阻R、输入激励信号、逻辑输出信号；

3）利用内插环振电路对器件结温进行测量以实现对输入时钟工作频率进行反馈修改与迭代优化，并通过与所述FPGA连接的LED状态指示灯对寿命试验过程中器件的状态进行监测，保证寿命试验过程中结温达到规定值。

2.根据权利要求1所述的一种FPGA寿命试验方法，其特征在于：所述寿命试验电路配置模式选取为串行配置模式、被动串行配置模式、单片机或daisy-chain方式中的一种进行配置。

3.根据权利要求1所述的一种FPGA寿命试验方法，其特征在于：所述可编程逻辑资源配置为异或逻辑门结构。

4.根据权利要求1所述的一种FPGA寿命试验方法，其特征在于：所述嵌入式乘法器为有符号数、有输入寄存、有输出流水线寄存、36b×36b位的工作模式。

5.根据权利要求1所述的一种FPGA寿命试验方法，其特征在于：所述块存储器为真双端口、读写时钟模式、有输入输出寄存、36位宽的RAM工作模式。

6.根据权利要求1所述的一种FPGA寿命试验方法，其特征在于：所述用户IO中作为输出端的用户IO均配置为LVTTL协议，设置为最大电流驱动。

7. 根据权利要求1所述的一种FPGA寿命试验方法，其特征在于：寿命试验电压，VCCINT为1.5V，VCCO为3.3V，VCCAUX为3.3V；输入端要求，输入端使用晶振提供的方波信号，占空比为40%~60％；输出端要求，配置为LVTTL协议，3.3V输出电平，选择24mA最大驱动能力；输入信号要求，方波，占空比为40%~60％；幅度，VIH应在2V到3.6V范围内，VIL应在0V到0.8V范围内，转换时间t小于等于250 ns；电阻R为1×(1±10%)kΩ范围内。