[发明专利]一种半导体结构的制造方法

说明书

本申请提供了一种半导体结构的制造方法，该方法包括：提供衬底；在衬底上形成硬掩膜层；在硬掩膜层上形成光阻层；光刻光阻层形成至少一个第一沟槽；第一沟槽贯穿光阻层；对第一沟槽的至少一个光阻层侧壁进行粒子注入；蚀刻硬掩膜层形成至少一个第二沟槽；第二沟槽贯穿硬掩膜层。由于对光阻进行了粒子注入，改性了光阻，减少了进行蚀刻时，光阻被蚀刻而产生并沉积在硬掩膜层上的产物，从而减少了不同方向的图形特征尺寸微缩程度的差异，可以准确得到需要的图形特征尺寸，从而提高了器件的性能。

技术领域

本申请涉及半导体技术领域，尤其涉及一种半导体结构的制造方法。

背景技术

随着半导体技术的不断发展，芯片制程越来越小，目前已研发出14nm， 10nm以及7nm等制程的芯片，然而现有的193nm DUV(Deep Ultra violet，深紫外光)光刻技术无法直接光刻出14nm及以下芯片制程所需的精细图案。

目前常用的做法是，通过蚀刻过程，将图形的特征尺寸微缩，然而在微缩的过程中，不同方向的图形特征尺寸微缩程度存在差异，从而不能很好的得到需要的特征尺寸，例如对于沟槽尾端微缩(LES，Line End shrink)来说，微缩后的相邻的两个沟槽的短边和短边之间的微缩程度和沟槽宽度的微缩程度差异较大，可能导致形成的通孔和沟槽的错位，影响上下层金属的连接，影响器件性能。

因此，如何准确地得到需要的图形特征尺寸，从而提高器件性能，是本领域需要解决的技术问题。

发明内容

为了解决以上技术问题，本申请提供了一种半导体结构的制造方法，可以准确地得到需要的图形特征尺寸，提高器件性能。

本申请实施例提供了一种半导体结构的制造方法，包括：

提供衬底；

在所述衬底上形成硬掩膜层；

在所述硬掩膜层上形成光阻层；

光刻所述光阻层形成至少一个第一沟槽；所述第一沟槽贯穿所述光阻层；

对所述第一沟槽的至少一个光阻层侧壁进行粒子注入；

蚀刻所述硬掩膜层形成至少一个第二沟槽；所述第二沟槽贯穿所述硬掩膜层。

可选地，所述粒子包括：硼离子、自由基或中性原子。

可选地，所述对所述第一沟槽的至少一个光阻层侧壁进行粒子注入，包括:

所述第一沟槽为长方体；对所述第一沟槽的相对的两个光阻层侧壁进行粒子注入。

可选地，所述对所述第一沟槽的相对的两个光阻层侧壁进行粒子注入，包括：

对所述第一沟槽的相对的两个侧面的光阻层侧壁进行粒子注入；所述侧面为由所述长方体的宽和高组成的面；所述长方体的宽为相对于所述长方体的长较短的一边。

可选地，所述对所述第一沟槽的相对的两个侧面的光阻层侧壁进行粒子注入,包括：

对所述第一沟槽的相对的两个侧面的光阻层侧壁进行第一次粒子注入；所述第一次粒子注入的角度为15-30度；

对所述第一沟槽的相对的两个侧面的光阻层侧壁进行第二次粒子注入；所述第二次粒子注入的角度为150-165度；所述角度为与所述垂直于所述衬底的方向所成的夹角的大小；所述第一次粒子注入的能量为50-150eV。

可选地，所述蚀刻为干法蚀刻；所述蚀刻的气体为氟化物气体。

可选地，所述衬底的厚度为1500-2500A；所述硬掩膜层的厚度为150-500A；所述光阻层的厚度为600-900A。

可选地，所述硬掩膜层包括：