[发明专利]一种基于多粒度查找表结构的可编程逻辑块

说明书

本发明公开了一种基于多粒度查找表结构的可编程逻辑块，可编程逻辑块的每个基本逻辑单元包含两个完全相同相互独立的PLML(Programmable Logic Module‑Logic)；每个PLML包括LUT模块、逻辑运算模块、触发器模块和多路选择器模块；每个PLML包含三种粒度的双输出LUT共4个(4‑LUT 2个、5‑LUT 1个、6‑LUT 1个)，4个加法器和4个触发器以及若干个多路选择器等资源；每个PLML通过内部同种或不同种资源组合，可以实现功能更强的LUT、加法器和MUX功能，且均能实现寄存输出。本发明所提出的结构与传统CLB结构相比，具有多种输入的查找表结构，可以根据功能需求映射到对应的LUT上，避免资源浪费。与自适应查找表相比，可以实现更多独立的功能函数，同时配置起来也比较简单，没有共享端口配置时的诸多限制条件。

技术领域

本发明涉及可编程芯片设计领域，尤其涉及一种基于多粒度查找表结构的可编程逻辑块。

背景技术

现场可编程门阵列(FPGA)是一种通过重新编程实现用户所需逻辑电路的半导体器件，是可编程逻辑器件(PLD)的一种。闪存、反熔丝和静态存储器(SRAM)是现代FPGA最常用的可编程技术，其中，基于SRAM的FPGA产品占比达到90％以上，成为当前FPGA设计中主要使用的可编程技术。

FPGA组成主要包括可编程逻辑块，可编程互连资源，可编程输入/输出模块这三大要素，以及为了提高运算而嵌入的DSP，BRAM等可编程IP模块和生成时钟用的PLL 或DLL。可编程逻辑块(Configurable Logic Block，CLB)是FPGA的基础和核心。从发展历史上来看，CLB构成方式先后出现了基于与非门、多路选择器、查找表等多种形式。当前商用FPGA最流行的是基于查找表结构的CLB，其基本结构为多个基本逻辑单元(BLE)。

如图1所示，BLE由查找表(LUT)、寄存器以及一些多路选择器等模块组成。其中，查找表负责实现多输入布尔函数，实现的是组合逻辑；寄存器负责对组合逻辑的输出进行寄存器，从而实现时序逻辑；多路选择器负责对信号进行选择，以决定当前输出为组合输出或寄存输出。

如图2所示，一个4输入查找表(4-LUT)的基本结构，包括四位数据端A1～A4和16bit SRAM，可以实现任意4输入的组合逻辑函数，相应的6-LUT可以实现任意6 输入的组合逻辑函数。

商用FPGA中的查找表分为两种：固定输入个数的查找表和自适应查找表(ALM)。

如图3所示，Xilinx FPGA中CLB采用固定输入个数的LUT，目前其主流产品中 LUT输入个数为6，每个CLB包含8个6-LUT，也可以按需求组合到两个Slice中。学术研究表明4～6输入LUT在面积和速度方面有比较好的平衡，Xilinx的6-LUT结构虽然LUT输入端没有共享，能实现更多独立的函数，性能较强，但是造成输入端口数量过多，而且信号深度较大，延时随之增加。由于工具映射为6-LUT的逻辑仅有45％，因此在实现较少输入的函数时存在的资源极大浪费，同时延迟也会有所增加。

如图4所示，Altera FPGA采用自适应查找表结构(Adaptive Logic Module，ALM)，每个LAB由10个BLE组成。每个BLE由一个可以实现部分8输入逻辑函数的ALM 组成以及配置为各种组合的LUT结构。虽然8输入ALM输入个数较少，但是最大的问题是共享输入比较多，因此在实现不同功能函数时会需要使用较多的公共输入端，约束条件也会变得十分苛刻。想要将8-LUT配置为2个6-LUT则至少需要三个公共输入端。该结构较好地避免了实现较少输入函数时资源的浪费，但是在实现多个函数时，存在如不同函数之间需要有公共输入端等各种约束条件，同时提高资源利用率避免浪费，但是对packing算法提出来较高要求，才能充分配置出ALM各种工作模式。

发明内容

为解决现有技术中存在的不足，本发明的目的在于，提供一种基于多粒度查找表结构的可编程逻辑块。

为实现本发明的目的，本发明所采用的技术方案是：