[发明专利]处理器单元、访问内存的方法、计算机主板和计算机系统

说明书

公开了一种处理器单元、访问内存的方法、计算机主板和计算机系统。该处理器单元包括缓存控制器、片内缓存、第一内存控制器、第二内存控制器和第一SEDRAM接口，其中片内缓存、第一内存控制器和第二内存控制器均与缓存控制器连接，第一内存控制器与第一SEDRAM接口连接，第一SEDRAM接口用于连接用作第一内存的第一SEDRAM存储器，第二内存控制器用于连接用作第二内存的板载内存。根据本公开的实施方式，CPU和内存之间的数据读写速率得以改善，从而能够提供CPU的计算速率。

技术领域

本公开内容总体上涉及计算机技术领域，尤其涉及一种处理器单元、访问内存的方法、计算机主板和计算机系统。

背景技术

现有技术中通常采用在PCB上安装内存的方式，即所谓的板载内存，板载内存的容量较大，但是位宽低，数据传输效率低。CPU只能调用内存中的数据进行处理，并将数据返回到内存中，但CPU的速度远大于内存，因此内存较低的数据传输速度会影响处理数据的速度，CPU的运算速度和需要的内存的数据供应能力之间存在鸿沟，从而形成了“内存墙”。为解决CPU和内存间速度差异较大的问题，引入了高速缓存（Cache），用于处理器CPU和内存间的数据交换。Cache的速度在CPU和内存之间，数据的传输方式变为：内存中的数据先调用到Cache中，CPU再提取Cache中的数据。CPU、Cache、内存三者的速度排列是从快到慢，数据容量的大小是从小到大。

在第63届国际电子器件大会（IEDM 2020）上公开发表的题为《采用3D混合键合技术具有34GB/s/1Gb带宽和0.88pJ/b能效接口的异质集成嵌入式LPDDR4/LPDDR4X DRAM》（AStacked Embedded DRAM Array for LPDDR4/4Xusing Hybrid Bonding 3D Integrationwith 34GB/s/1Gb 0.88pJ/b Logic-to-Memory Interface）的技术论文中公开了SEDRAM（Stacking Embedded Dynamic Random Access Memory，三维堆叠嵌入式动态随机存储器）。SEDRAM是一种DRAM结构，通过将EDRAM（enhanced dynamic random access memory，增强动态随机存取存储器）与CPU（中央处理器）上的ball（球状格栅）进行互连（即键合），获得更高的位宽与数据传输速度。SEDRAM的数据容量大小与CPU的面积有关，现有的CPU面积一般在70-140mm²间，因此SEDRAM的数据容量在512MB-2GB之间。SEDRAM与CPU之间通过凸点连接的方式，带宽高，位宽可以达到1024*8位（而常用的在主板上的内存的连接方式位宽为64*4位），并且避免了PCB上走线对数据传输带来的影响。SEDRAM可实现超大带宽、超低功耗、超大容量的嵌入式DRAM。

一方面，可以考虑将SEDRAM直接作为Cache使用，其容量比CPU芯片上集成的缓存要大。图1示意性地示出了将SEDRAM作为Cache使用的处理器单元的架构示意图。处理器100包括Cache控制器102和SEDRAM接口104，Cache控制器102与SEDRAM接口104连接，SEDRAM接口104与处理器外部的SEDRAM裸晶（Die）110连接。处理器单元100与SEDRAM裸晶（Die）110最终被封装在同一块芯片10中。

另一方面，虽然可以直接将SEDRAM作为内存使用，但是SEDRAM的最大数据容量为2GB，远小于在PCB板上连接的板载内存（8-32GB）的存储容量。SEDRAM做内存的方式，优点在于位宽高、数据传输速度快，但是存储空间小。

采用在PCB上安装内存的方式（板载内存），内存容量较大，但是位宽低，数据传输效率低。SEDRAM做内存的方式，位宽高，数据传输速度快，但是存储空间小。

背景技术部分的内容仅仅是发明人所知晓的技术，并不当然代表本领域的现有技术。

发明内容