[发明专利]高密互连系统封装器件及其制造方法

说明书

高密互连系统封装器件，包含：高密植线电路板，采用导线植入到半固化片中再进行加热加压使得半固化片的胶液固化以形成高密植线电路板，导线具有接线端；芯片，芯片布置在高密植线电路板上，芯片的连接脚与导线的接线端连接。高密互连系统封装器件的制造方法，采用导线植入到半固化片中再进行加热加压使得半固化片的胶液固化以形成高密植线电路板，导线形成接线端；将芯片布置在高密植线电路板上，将芯片的连接脚与导线的接线端连接。据此，高密植线电路板上的导线层将线宽与线距做到1～2μm，增加了布线的密度，增加了芯片之间的通讯密度；由于导线密度的增加，增加了芯片的布置量，缩小封装包的体积，实现了更多的信息传输和数据通讯。

技术领域

本发明涉及领域半导体产品领域，特别涉及一种高密互连系统封装器件。

本发明涉及领域半导体制造方法领域，特别涉及一种高密互连系统封装器件的制造方法。

背景技术

21世纪是信息时代，信息产业是推动人类社会持续进步的重要力量。现代信息产业涵盖众多制造领域，其中芯片制造、电子封装及产品测试等均是必不可少的生产过程。电子封装是一个多学科交叉的高新技术产业，涉及机械、电子、材料、物理、化学、光学、力学、热学、电磁学、通讯、计算机、控制等学科，成为信息产业发展的关键领域之一。信息产品对微型化、低成本、高性能、高可靠性的需求促进了电子封装的方向发展。

近年来，高速/高密度半导体芯片在许多应用中被不断需求，并将之封装在一起，为了实现这种半导体封装的高度集成，已经发展出现了多芯片封装（Multiple ChipPackage，MCP）技术、系统封装（System In a Package，SIP）技术等。

参阅图1A、图1B所示，现有技术中，系统封装技术是一种三维堆叠技术，首先将一层硅片01（如：有源硅中介层Active Silicon Interposer，或片上系统System on Chip 、SoC）粘贴于封装基板02之上，通过预埋好的接口连接芯片03，完成中央处理器03a（centralprocessing unit，CPU）之间的运算和数据交流。还可以，在封装基板02中嵌入硅桥04（Silicon bridge），连接中央处理器03a（central processing unit，CPU）与高带宽存储器03b（High Bandwidth Memory，HBM），完成各功能芯片03之间的信息传输。从而，在单个封装中包含多个芯片03来增强封装的集成，实现超高功率信息传输。

此种解决方法成本太高，并且收到很多限制，比如芯片来自不同技术节点，来自不同的Si供应商，或者集成到更大的封装。而且传统的蚀刻工艺来生产传输线无法保证线宽和线距，当前工艺约为 5～7μm的线宽和线距，而一般系统封装互连技术则需要 1~2μm 才能达到密度的要求。

但是，芯片03之间的高密连接是目前系统封装的技术瓶颈，芯片03与芯片03之间的通讯需要更高的输入输出（I/O）密度，通过减小导线的线宽和线距（L/S: line andspacing），是当前亟待解决的问题。

发明内容

本发明需要解决的技术问题是：如何减小电路板上的导线的线宽和线距，进而进一步降低系统封装的成本。

为了解决以上技术问题，本发明提供一种高密互连系统封装器件，其目的在于，能够实现导线的线宽和线距减小。

为了达到上述目的，本发明提供了一种高密互连系统封装器件，包含：

高密植线电路板，采用导线植入到半固化片中再进行加热加压使得半固化片的胶液固化以形成高密植线电路板，导线具有接线端；

芯片，芯片布置在高密植线电路板上，芯片的连接脚与导线的接线端连接。

优选地，导线的外廓尺寸线宽小于或等于2μm，相邻两根导线的线距的最小值能够达到小于或等于2μm。

优选地，导线的外廓尺寸线宽为1~2μm，相邻两根导线的线距的最小值能够达到位于1~2μm。