[发明专利]闪存器件的制备方法

说明书

本申请公开了一种闪存器件的制备方法，包括：提供一衬底，衬底上形成有栅介电层，衬底的元胞区域的栅介电层上形成有字线，字线之间的栅介电层上形成有浮栅多晶硅，浮栅多晶硅上方形成有控制栅多晶硅，字线和控制栅多晶硅、浮栅多晶硅之间，以及字线表面形成有氧化物隔离层，控制栅多晶硅和浮栅多晶硅之间形成有多层膜隔离层，衬底的逻辑区域的栅介电层上形成有栅极多晶硅；形成硬掩模层，硬掩模层覆盖氧化物隔离层、控制栅多晶硅和栅极多晶硅；对硬掩模层进行去除处理，保留字线两侧的氧化物隔离层表面的硬掩模层；去除逻辑区域中目标区域的栅极多晶硅；去除元胞区域中目标区域的控制栅多晶硅、浮栅多晶硅和多层膜隔离层。

技术领域

本申请涉及半导体制造技术领域，具体涉及一种闪存器件的制备方法。

背景技术

闪存作为一种非易失性半导体器件，具有便捷、存储密度高、可靠性好等，随着经济和技术的发展，被广泛应用于智能移动电话、个人电脑(personal computer，PC)、USB(universal serial bus)闪存盘(可简称为“U盘”)等各类设备中。常见的闪存器件具有层叠的栅极结构，包括浮栅(float gate，FG)和覆盖浮栅的控制栅(control gate，CG)。

在半导体制造业中，嵌入式闪存技术是将闪存器件和逻辑(logic)器件集成制作在同一衬底上的技术。相关技术中，在嵌入式闪存的制造工艺中，通常采用硅氧化物作为栅极之间的隔离层，在进行控制栅接触孔(control gate contact，CGCT)刻蚀工序后，浮栅上方的隔离层会内缩。

参考图1，其示出了相关技术中提供的嵌入式闪存工艺形成的器件的剖面图，如图1所示，衬底110包括元胞(cell)区域101和逻辑区域102，元胞区域101用于形成闪存器件，逻辑区域102用于形成逻辑器件，如图1所示，衬底110上形成有栅介电层120，在进行CGCT刻蚀工序后，元胞区域101的栅介电层120上形成有闪存器件，逻辑区域102的栅介电层120上形成有逻辑器件的栅极134，其中，闪存器件包括字线(word line，WL)133以及形成于字线133两侧的浮栅131和控制栅132，其中，控制栅132位于浮栅131上方，栅极之间填充有氧化物隔离层144，浮栅131和控制栅132之间形成有第一氮化物隔离层142，字线133和浮栅131、控制栅132之间形成有第二氮化物隔离层145。如图1所示，浮栅131上方的氧化物隔离层144存在收缩现象(如图1中虚线所示)。

由于收缩现象的存在，在后续的层间介电层(interlayer dielectric，ILD)填充工序中，内缩的隔离层形貌会有较高的几率导致介电层的空洞，从而降低了器件的可靠性。

发明内容

本申请提供了一种闪存器件的制备方法，可以解决相关技术中提供的闪存器件的制备方法中在CGCT刻蚀工序后会导致浮栅上方的隔离层收缩，从而导致后续填充的层间介电层会有较大的几率形成空洞的问题。

一方面，本申请实施例提供了一种闪存器件的制备方法，包括：

提供一衬底，所述衬底上形成有栅介电层，所述衬底上用于形成器件的区域包括元胞区域和逻辑区域，所述元胞区域用于形成闪存器件，所述逻辑区域用于形成逻辑器件，所述元胞区域的栅介电层上形成有字线，所述字线之间的栅介电层上形成有浮栅多晶硅，所述浮栅多晶硅上方形成有控制栅多晶硅，所述字线和所述控制栅多晶硅、所述浮栅多晶硅之间，以及所述字线表面形成有氧化物隔离层，所述控制栅多晶硅和所述浮栅多晶硅之间形成有多层膜隔离层，所述逻辑区域的栅介电层上形成有栅极多晶硅；

形成硬掩模层，所述硬掩模层覆盖所述氧化物隔离层、所述控制栅多晶硅和所述栅极多晶硅；

对所述硬掩模层进行去除处理，保留所述字线两侧的氧化物隔离层表面的硬掩模层；

去除所述逻辑区域中目标区域的栅极多晶硅，剩余的栅极多晶硅形成所述逻辑器件的栅极；