[发明专利]基于复合介质栅PN结的全局快门光敏探测器及工作方法

说明书

本发明公开了一种基于复合介质栅PN结的全局快门光敏探测器。其单元包括形成在同一P型半导体衬底上方的复合介质栅MOS电容、复合介质栅晶体管和全局快门结构，其中，复合介质栅晶体管包括源漏区、底层绝缘介质层、浮栅、顶层绝缘介质层和控制栅极；复合介质栅MOS电容在衬底上依次设有底层绝缘介质层、浮栅、顶层绝缘介质层和控制栅极；复合介质栅MOS电容的两侧设有全局快门结构，全局快门结构包括P或P+型掺杂隔离区和N+型掺杂区，通过控制N+型掺杂区上的电压实现MOS电容感光时光电子收集的开启与关闭。本发明能在不额外占用探测器单元空间的情况下，实现探测器的全局曝光功能，并能避免现有浅槽隔离界面处暗电流噪声的影响。

技术领域

本发明涉及成像探测器件，尤其是红外、可见光波段至紫外波段的成像探测器件的结构、工作机制，具体涉及一种基于复合介质栅PN结全局快门结构的光敏探测器及其工作方法。

背景技术

当前常见的CMOS-APS通常由一个感光二极管和三至六个晶体管组成，利用晶体管分工的方式实现更加复杂的功能。CMOS-APS采用X-Y寻址方式读取信号，因此其成像速度较CCD快，同时CMOS-APS与CMOS工艺兼容，易于与外围电路整合。但因其像元中包含多个晶体管，其像元的填充系数低，这使得CMOS-APS的满阱电荷量低，为保证高的成像质量，像元尺寸很难进一步缩小。

在已有专利CN201210442007.X中，提出了一种基于复合介质栅MOSFET的双晶体管光敏探测器，该探测器既提高了成像质量，又缩小了像元尺寸。但为了使得复合介质栅MOS电容与复合介质栅晶体管实现隔离，采用的是中间构造浅槽隔离区的方式，由于SiO₂-Si界面存在较多缺陷，在光电子收集过程中会不可避免的引入较多的暗电流。若采用在其周围掺入一层P型隔离区，又会带来满阱电荷变小等问题。此外，该探测器缺少器件内部的全局快门结构，目前成像只能采用卷帘曝光的读取方式，导致动态物体的成像受到严重制约。

发明内容

针对以上现有探测器存在的技术问题，本发明提出一种通过PN结实现全局快门的光敏探测器，利用PN结隔离替代原有的浅槽隔离以减少暗电流等效应。本发明的另一个目的是提供该光敏探测器的工作方法，通过对PN结加电压的方式，控制曝光过程中光电子的收集通道的开启与关闭，从而实现全局曝光功能。

为达上述目的，本发明探测器采用的技术方案如下：

基于复合介质栅PN结的全局快门光敏探测器，该探测器的单元包括形成在同一P型半导体衬底上方的复合介质栅MOS电容、复合介质栅晶体管和全局快门结构，其中，复合介质栅晶体管包括源漏区、第一底层绝缘介质层、第一浮栅、第一顶层绝缘介质层和第一控制栅极；复合介质栅MOS电容在衬底上依次设有第二底层绝缘介质层、第二浮栅、第二顶层绝缘介质层和第二控制栅极，所述第一浮栅与第二浮栅相连；所述复合介质栅MOS电容的两侧设有全局快门结构，全局快门结构包括P或P+型掺杂隔离区和N+型掺杂区，其中，N+型掺杂区作为PN结的全局快门电极，通过控制N+型掺杂区上的电压实现MOS电容感光时光电子收集的开启与关闭。

进一步地，所述复合介质栅MOS电容的每一侧的N+型掺杂区的两侧均设有所述P或P+型掺杂隔离区，其中，靠近复合介质栅MOS电容一侧的掺杂隔离区用于光电子收集开启阶段全局快门结构与复合介质栅MOS电容的隔离，远离复合介质栅MOS电容一侧的掺杂隔离区用于全局快门结构与复合介质栅晶体管的隔离。

进一步地，所述P或P+型掺杂隔离区在衬底中的深度大于N+型掺杂区在衬底中的深度。

进一步地，靠近复合介质栅MOS电容一侧的P或P+型掺杂隔离区在衬底中的深度小于远离复合介质栅MOS电容一侧的P或P+型掺杂隔离区在衬底中的深度。

进一步地，所述探测器的背面设有深槽隔离区，深槽隔离区与用于隔离全局快门结构与复合介质栅晶体管的掺杂隔离区连通。