[发明专利]基于复合介质栅PN结的全局快门光敏探测器及工作方法

权利要求书

1.基于复合介质栅PN结的全局快门光敏探测器，该探测器的单元包括形成在同一P型半导体衬底上方的复合介质栅MOS电容、复合介质栅晶体管和全局快门结构，其中，复合介质栅晶体管包括源漏区、第一底层绝缘介质层、第一浮栅、第一顶层绝缘介质层和第一控制栅极；复合介质栅MOS电容在衬底上依次设有第二底层绝缘介质层、第二浮栅、第二顶层绝缘介质层和第二控制栅极，所述第一浮栅与第二浮栅相连；其特征在于，所述复合介质栅MOS电容的两侧设有全局快门结构，全局快门结构包括P或P+型掺杂隔离区和N+型掺杂区，其中，N+型掺杂区作为PN结的全局快门电极，通过控制N+型掺杂区上的电压实现MOS电容感光时光电子收集的开启与关闭。

2.根据权利要求1所述的基于复合介质栅PN结的全局快门光敏探测器，其特征在于，所述复合介质栅MOS电容的每一侧的N+型掺杂区的两侧均设有所述P或P+型掺杂隔离区，其中，靠近复合介质栅MOS电容一侧的掺杂隔离区用于光电子收集开启阶段全局快门结构与复合介质栅MOS电容的隔离，远离复合介质栅MOS电容一侧的掺杂隔离区用于全局快门结构与复合介质栅晶体管的隔离。

3.根据权利要求2所述的基于复合介质栅PN结的全局快门光敏探测器，其特征在于，所述P或P+型掺杂隔离区在衬底中的深度大于N+型掺杂区在衬底中的深度。

4.根据权利要求2所述的基于复合介质栅PN结的全局快门光敏探测器，其特征在于，靠近复合介质栅MOS电容一侧的P或P+型掺杂隔离区在衬底中的深度小于远离复合介质栅MOS电容一侧的P或P+型掺杂隔离区在衬底中的深度。

5.根据权利要求2、3或4所述的基于复合介质栅PN结的全局快门光敏探测器，其特征在于，所述探测器的背面设有深槽隔离区，深槽隔离区与用于隔离全局快门结构与复合介质栅晶体管的掺杂隔离区连通。

6.根据权利要求1所述的基于复合介质栅PN结的全局快门光敏探测器，其特征在于，所述复合介质栅MOS电容的衬底中设有N-型电场调控区，用于光电子收集关闭阶段电场调控电子流入全局快门结构中的N+型掺杂区。

7.根据权利要求6所述的基于复合介质栅PN结的全局快门光敏探测器，其特征在于，所述N-型电场调控区在衬底中的深度和靠近复合介质栅MOS电容一侧的P或P+型掺杂隔离区在衬底中的深度相同。

8.根据权利要求1所述的基于复合介质栅PN结的全局快门光敏探测器，其特征在于，所述第一底层绝缘介质层与第二底层绝缘介质层相连，所述第一顶层绝缘介质层和第二顶层绝缘介质层相连，所述第一控制栅极和第二控制栅极相连。

9.如权利要求1所述基于复合介质栅PN结的全局快门光敏探测器的工作方法，其特征在于，该方法包括如下步骤：

(1)光电子的产生：在所述复合介质栅MOS电容的控制栅极上加正压，衬底上加负压，N-型电场调控区与部分体硅的电子在垂直方向电场作用下被耗尽，光照中产生光生电子空穴对；

(2)光电子收集的开启：产生的电子空穴对，在控制栅和衬底垂直方向电场的作用下，光电子被收集到复合介质栅MOS电容下方；

(3)光电子收集的关闭：在所述N+型全局快门电极上施加正压，PN结反偏导致N+型全局快门电极与N-型电场调控区中间的体硅被全耗尽，原先中间体硅处的势垒消失，产生横向电场。在横向电场的作用下，光电子运动到N-型电场调控区会沿N+型全局快门电极漏走而避免被复合介质栅MOS电容收集。

(4)光电子的读出：被收集的光电子改变复合介质栅MOS电容的表面势，进而改变MOS电容的浮栅电势，等效于改变复合介质栅晶体管部分的阈值电压；

(5)光电子的复位：在所述复合介质栅MOS电容的控制栅极加负偏压，衬底和复合介质栅晶体管的源极都接地，一定时间后，原先步骤(2)收集积累的光电子从N+型全局快门电极漏走或被衬底复合。