[发明专利]基于FPGA平台的多路并行DDS双向线性扫频方法、系统及介质

权利要求书

1.一种基于FPGA平台的多路并行DDS双向线性扫频方法，其特征在于，第一单向扫频模块的控制步骤包括：

获取第一控制信息，根据所述第一控制信息计算第一批并行的DDS中每个DDS的初相位以及每个时间点各DDS的相位累进值，所述相位累进值为后一个时间点的相位减前一个时间点的相位的值；

根据所述第一控制信息计算正方向扫频最后一个数据点对应的相位，并作为负方向扫频初始相位，将负方向扫频初始相位发送给第二单向扫频模块，向第一批并行的DDS中每个DDS输入对应的初相位，在每个时间点，向第一批并行的DDS中每个DDS输入对应的相位累进值，等待并获取对应的输出数据作为正方向扫频结果。

2.根据权利要求1所述的基于FPGA平台的多路并行DDS双向线性扫频方法，其特征在于，所述第一控制信息包括预设的正方向扫频初始相位，带宽，脉宽，中心频率和FPGA工作时钟频率，根据所述第一控制信息计算第一批并行的DDS中每个DDS的初相位的步骤具体包括：

计算中心频率和带宽的差得到扫频开始频率，计算带宽和脉宽的比值得到扫频斜率，计算FPGA工作时钟频率的倒数得到FPGA工作时钟周期；

根据正方向扫频初始相位、扫频开始频率、扫频斜率、FPGA工作时钟周期计算第一批并行的DDS中每个DDS的初相位，函数表达式如下：

α_M(0)＝F0*((M-1)/L)*Δt+1/2*K*(((M-1)/L)*Δt)²+a0

上式中，F0为扫频开始频率，K为扫频斜率，Δt为FPGA的工作时钟周期，M为当前DDS的序号，L为DDS的数量，a0为初始相位。

3.根据权利要求2所述的基于FPGA平台的多路并行DDS双向线性扫频方法，其特征在于，根据所述第一控制信息计算每个时间点各DDS的相位累进值的步骤具体包括：

计算脉宽和FPGA工作时钟频率的乘积得到数据长度，根据所述数据长度确定时间点的数量；

根据正方向扫频初始相位、扫频开始频率、扫频斜率、FPGA工作时钟周期计算第一批并行的DDS中每个DDS的每个时间点对应的相位；

对于每个DDS，分别将后一时间点的相位减去前一时间点的相位，得到该DDS每个时间点的相位累进值。

4.根据权利要求3所述的基于FPGA平台的多路并行DDS双向线性扫频方法，其特征在于，每个时间点各DDS的相位累进值的函数表达式如下：

A_M(n+1)＝F0*(1+(M-1)/L)*Δt+1/2*K*Δt²*(2n+1+2(M-1)/L)

上式中，F0为扫频开始频率，K为扫频斜率，Δt为FPGA的工作时钟周期，n为上一时间点的序号，M为当前DDS的序号，L为DDS的数量。

5.根据权利要求1所述的基于FPGA平台的多路并行DDS双向线性扫频方法，其特征在于，将负方向扫频初始相位发送给第二单向扫频模块具体为：在最后一个时间点，将负方向扫频初始相位发送给第二单向扫频模块。

6.根据权利要求1所述的基于FPGA平台的多路并行DDS双向线性扫频方法，其特征在于，正方向扫频最后一个数据点对应的相位为第一批并行的DDS中排名最后的DDS在最后一个时间点的相位。

7.根据权利要求1所述的基于FPGA平台的多路并行DDS双向线性扫频方法，其特征在于，第二单向扫频模块的控制步骤包括：

获取负方向扫频初始相位，并根据负方向扫频初始相位配置第二控制信息，根据所述第二控制信息计算第二批并行的DDS中每个DDS的初相位以及每个时间点各DDS的相位累进值，向第二批并行的DDS中每个DDS输入对应的初相位，在每个时间点，向第二批并行的DDS中每个DDS输入对应的相位累进值，等待并获取对应的输出数据作为负方向扫频结果。