[发明专利]三维存储器的制备方法及光刻掩膜版

说明书

本申请提供制备三维存储器的方法及光刻掩膜版。方法包括：在衬底上形成第一叠层结构；形成贯穿其中并延伸至衬底的第一沟道孔，并采用牺牲层填充第一沟道孔；在第一叠层结构上形成第二叠层结构，并在第二叠层结构远离衬底的表面上形成刻蚀掩膜层；对刻蚀掩膜层进行图案化，以形成第二沟道孔的图案、栅极间隙的图案、虚拟沟道孔的图案和导电接触孔的图案中的至少两个；以图案化的刻蚀掩膜层为掩蔽，刻蚀形成第二沟道孔、栅极间隙、虚拟沟道孔和导电接触孔中的至少两个。本申请提供的制备方法在简化工艺步骤、节省制备成本的同时，通过在多叠层结构的上表面预埋包括多个刻蚀图案的刻蚀掩膜层可提高刻蚀过程的套刻精度，提高三维存储器的整体性能。

技术领域

本申请涉及半导体设计及制造领域，更具体地，涉及一种三维存储器(3D NAND)的制备方法及一种光刻掩膜版。

背景技术

光刻(photolithography)是三维存储器制备方法中的一个重要工艺。光刻可通过对准、曝光等一系列步骤将光刻掩模板(Mask)上的掩膜图案转移到晶圆(Wafer)上。在制备三维存储器的过程中，通常需要通过多次光刻工艺才能完成整个制造过程。

随着半导体制造技术的发展以及集成电路设计及制造的发展，三维存储器件的特征尺寸在不断缩小。因此，为了实现良好的产品性能以及高产率，如何提高诸如沟道、导电接触、虚拟沟道以及栅极间隙等，三维存储器件中间距很小的局部结构的位置对准，并降低其形成过程中的套刻误差，提高其套刻精度是三维存储器制备方法中至关重要问题。

发明内容

本申请提供了一种可至少部分解决相关技术中存在的上述问题的三维存储器及其制备方法。

本申请一方面提供了一种制备三维存储器的方法，所述方法包括：在衬底上形成第一叠层结构；形成贯穿所述第一叠层结构并延伸至所述衬底的第一沟道孔，并采用牺牲层填充所述第一沟道孔；在所述第一叠层结构上形成第二叠层结构，并在所述第二叠层结构的、远离所述衬底的表面上形成刻蚀掩膜层；对所述刻蚀掩膜层进行图案化，以形成第二沟道孔的图案、栅极间隙的图案、虚拟沟道孔的图案以及导电接触孔的图案中的至少两个；以及以图案化的所述刻蚀掩膜层为掩蔽，刻蚀形成所述第二沟道孔、所述栅极间隙、所述虚拟沟道孔以及所述导电接触孔中的至少两个。

在本申请一个实施方式中，对所述刻蚀掩膜层进行图案化包括：在所述刻蚀掩膜层上覆盖第一光刻胶层；采用光刻工艺将光刻掩膜版的图案转移至所述第一光刻胶层中，其中所述光刻掩膜版的图案包括所述第二沟道孔的图案、所述栅极间隙的图案、所述虚拟沟道孔的图案以及所述导电接触孔的图案中的至少两个；以图案化的所述第一光刻胶层为掩蔽，刻蚀所述刻蚀掩膜层，以去除所述刻蚀掩膜层的、与所述第一光刻胶层的图案对应的部分并形成多个第一镂空窗口；以及采用氧化层填充多个所述第一镂空窗口以形成图案化的所述刻蚀掩膜层。

在本申请一个实施方式中，采用氧化层填充多个所述第一镂空窗口以形成图案化的所述刻蚀掩膜层之后，所述方法还包括：对图案化的所述刻蚀掩膜层的、远离所述衬底的表面进行平坦化处理。

在本申请一个实施方式中，图案化的所述第一光刻胶层中所述第二沟道孔的图案的径向尺寸大于图案化的所述刻蚀掩膜层中所述第二沟道孔的图案的径向尺寸；图案化的所述第一光刻胶层中所述栅极间隙的图案的宽度大于图案化的所述刻蚀掩膜层中所述栅极间隙的图案的宽度；图案化的所述第一光刻胶层中所述虚拟沟道孔的图案的径向尺寸大于图案化的所述刻蚀掩膜层中所述虚拟沟道孔的图案的径向尺寸；以及图案化的所述第一光刻胶层中所述导电接触孔的图案的径向尺寸大于图案化的所述刻蚀掩膜层中所述导电接触孔的图案的径向尺寸。

在本申请一个实施方式中，以图案化的所述刻蚀掩膜层为掩蔽，刻蚀形成所述第二沟道孔包括：在图案化的所述刻蚀掩膜层上形成第二光刻胶层；去除所述第二光刻胶层的、与图案化的所述刻蚀掩膜层中所述第二沟道孔的图案对应的部分以在所述第二光刻胶层中形成第二镂空窗口；经由所述第二镂空窗口，刻蚀形成贯穿所述第二叠层结构的所述第二沟道孔；以及通过所述第二沟道孔去除所述第一沟道孔中的所述牺牲层。