[发明专利]一种消除竞争冒险现象的异步复位D触发器

说明书

本发明提供一种消除竞争冒险现象的异步复位D触发器，第一反相器输入端连接输入信号；第一反相器输出端与第一传输门电路输入端连接；第一传输门电路输出端与主锁存器输入端连接；主锁存器输出端与第二传输门的输入端连接；第二传输门输出端与从锁存器输入端连接；从锁存器输出端与第二反相器输入端连接；第二反相器输出端输出异步复位D触发器的输出信号；第三反相器的输入端连接从锁存器的复位信号；第三反相器的输出端连接主锁存器的复位信号取反后的信号。本发明在有效消除异步复位D触发器中输入信号和复位信号的竞争问题的同时不增加冗余缓冲电路，不需要增加电容，消除尖峰脉冲现象保证了电路稳定，保证时序正常且稳定。

技术领域

本发明涉及半导体技术领域，特别是涉及一种消除竞争冒险现象的异步复位D触发器。

背景技术

如图1所示，图1显示为现有技术中的异步复位D触发器电路示意图，主要包括第一级反相器，第一传输门电路TG1，主锁存器L1，第二传输门TG2，从锁存器L2，第三反相器。其中RD信号分别在主锁存器L1的反馈回路的从锁存器L2的主路中，起到异步复位的作用。当RD信号为高电平时，重置功能不起作用，第一反相器将D信号取反后成为D非信号接入TG1输入端，TG1输出端与L1输入端相连，所述TG11开启后将D非信号传入L1，L1输出端与TG2的输入端相连，当TG2开启，TG1关闭时将D信号传入第二反相器取反后进入L2并输出D非信号，通过第三反相器取反后成为D信号输出。当RD信号为低电平时，由TG1输入的信号在TG2开启之后经过第二反相器与RD信号进行与非运算，结果经由第二反相器和TG2传入L2和第三反相器，输出始终为低电平；在TG2关闭之后，RD信号的L2的回路中起到复位作用。但是由于L1中的RD信号在反馈回路中，所以前一级控制D信号的第一反相器和TG1的输出会与L1反馈回路产生竞争-冒险现象，当两个输入信号同时向相反的逻辑电平跳变时，使得电路出现尖峰脉冲，甚至出现逻辑混乱，从而影响电路功能，并且随着工艺的发展，MOS管的速度上升，这个影响愈发明显。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种消除竞争冒险现象的异步复位D触发器，用于解决现有技术中异步复位D触发器中输入信号和复位信号的竞争问题。

为实现上述目的及其他相关目的，本发明提供一种消除竞争冒险现象的异步复位D触发器，至少包括：

第一反相器；第一传输门电路；主锁存器；第二传输门；从锁存器；第二反相器；第三反相器；

所述第一反相器的输入端连接所述异步复位D触发器的输入信号；所述第一反相器的输出端与所述第一传输门电路的输入端连接；所述第一传输门电路的输出端与所述主锁存器的输入端连接；所述主锁存器的输出端与所述第二传输门的输入端连接；所述第二传输门的输出端与所述从锁存器的输入端连接；所述从锁存器的输出端与所述第二反相器的输入端连接；所述第二反相器的输出端输出所述异步复位D触发器的输出信号；所述第三反相器的输入端连接所述从锁存器的复位信号；所述第三反相器的输出端连接所述主锁存器的复位信号取反后的信号。

优选地，所述第一反相器的输入信号逻辑值为1时，其输出逻辑值为0；其输入信号逻辑值为0时，其输出信号逻辑值为1。

优选地，当时钟信号逻辑值为1时，所述第一传输门电路关闭信号传输；当时钟信号逻辑值为0时，所述第一传输门电路开启信号传输。

优选地，所述主锁存器的输入端不再输入信号后仍可以保持信号，复位信号取反后的信号RDb的逻辑值为1时，其输出信号逻辑值为1；复位信号取反后的信号RDb的逻辑值为0时，其输出信号与输入信号的逻辑值相反。

优选地，当时钟信号逻辑值为0时，所述第二传输门电路关闭信号传输；当时钟信号逻辑值为1时，所述第二传输门电路开启信号传输。

优选地，所述从锁存器的输入端不再输入信号后仍可以保持信号；复位信号RD的逻辑值为0时，其输出信号逻辑值为1；复位信号RD的逻辑值为1时，其输出信号与输入信号的逻辑值相反。