[发明专利]一种消除竞争冒险现象的异步复位D触发器

权利要求书

1.一种消除竞争冒险现象的异步复位D触发器，其特征在于，至少包括：

第一反相器；第一传输门电路；主锁存器；第二传输门；从锁存器；第二反相器；第三反相器；

所述第一反相器的输入端连接所述异步复位D触发器的输入信号；所述第一反相器的输出端与所述第一传输门电路的输入端连接；所述第一传输门电路的输出端与所述主锁存器的输入端连接；所述主锁存器的输出端与所述第二传输门的输入端连接；所述第二传输门的输出端与所述从锁存器的输入端连接；所述从锁存器的输出端与所述第二反相器的输入端连接；所述第二反相器的输出端输出所述异步复位D触发器的输出信号；所述第三反相器的输入端连接所述从锁存器的复位信号；所述第三反相器的输出端连接所述主锁存器的复位信号取反后的信号。

2.根据权利要求1所述的消除竞争冒险现象的异步复位D触发器，其特征在于：所述第一反相器的输入信号逻辑值为1时，其输出逻辑值为0；其输入信号逻辑值为0时，其输出信号逻辑值为1。

3.根据权利要求1所述的消除竞争冒险现象的异步复位D触发器，其特征在于：当时钟信号逻辑值为1时，所述第一传输门电路关闭信号传输；当时钟信号逻辑值为0时，所述第一传输门电路开启信号传输。

4.根据权利要求1所述的消除竞争冒险现象的异步复位D触发器，其特征在于：所述主锁存器的输入端不再输入信号后仍可以保持信号，复位信号取反后的信号RDb的逻辑值为1时，其输出信号逻辑值为1；复位信号取反后的信号RDb的逻辑值为0时，其输出信号与输入信号的逻辑值相反。

5.根据权利要求3所述的消除竞争冒险现象的异步复位D触发器，其特征在于：当时钟信号逻辑值为0时，所述第二传输门电路关闭信号传输；当时钟信号逻辑值为1时，所述第二传输门电路开启信号传输。

6.根据权利要求1所述的消除竞争冒险现象的异步复位D触发器，其特征在于：所述从锁存器的输入端不再输入信号后仍可以保持信号；复位信号RD的逻辑值为0时，其输出信号逻辑值为1；复位信号RD的逻辑值为1时，其输出信号与输入信号的逻辑值相反。

7.根据权利要求1所述的消除竞争冒险现象的异步复位D触发器，其特征在于：所述第二反相器的输入信号逻辑值为1时，其输出逻辑值为0；其输入信号逻辑值为0时，其输出信号逻辑值为1。

8.根据权利要求1所述的消除竞争冒险现象的异步复位D触发器，其特征在于：所述复位信号与所述复位信号取反后的信号的逻辑值相反。

9.根据权利要求1所述的消除竞争冒险现象的异步复位D触发器，其特征在于：所述第一反相器由第一PMOS晶体管和第一NMOS晶体管组成，该两个晶体管的栅极相连接组成所述第一反相器的输入端；所述第一PMOS晶体管和所述第一NMOS晶体管的漏极相连接组成所述第一反相器的输出端；所述第一PMOS晶体管的源极连接电源，所述第一NMOS晶体管的源极连接地。

10.根据权利要求5所述的消除竞争冒险现象的异步复位D触发器，其特征在于：所述第一传输门电路由第二PMOS晶体管和第二NMOS晶体管组成，其两个晶体管的源极相连接组成所述第一传输门电路的输入端；该两个晶体管的漏极相连接组成所述第一传输门电路的输出端；所述第二PMOS晶体管栅极连接时钟信号；所述第二NMOS晶体管栅极连接所述时钟信号的非。

11.根据权利要求1所述的消除竞争冒险现象的异步复位D触发器，其特征在于：所述主锁存器包括或非门、第四反相器、第三传输门；所述复位信号取反后的信号逻辑值为1时，其输出信号逻辑值为1；所述复位信号取反后的信号的逻辑值为0时，其输出信号与输入信号的逻辑值相反。