[发明专利]铜互连结构的形成方法

说明书

本申请公开了一种铜互连结构的形成方法，包括：在介质层中形成沟槽，介质层形成于衬底上方，衬底表面形成有半导体器件；在介质层和沟槽表面形成阻挡层；在阻挡层表面形成种籽层；通过电镀工艺在种籽层表面依次形成第一铜层和掺杂层；在掺杂层上形成第二铜层；进行平坦化处理，去除沟槽外的阻挡层、种籽层、第一铜层、掺杂层和第二铜层，使沟槽外的介质层暴露。本申请通过在铜层之间形成包含杂质元素的掺杂层，且该掺杂层形成的区域靠近沟槽表面，从而能够优化掺杂元素在铜层中的分布，在降低EM效应的同时不会明显增加器件的电阻，进而提高了器件的可靠性与良率。

技术领域

本申请涉及半导体制造技术领域，具体涉及一种后端(back end of line，BEOL)工艺中的铜互连结构的形成方法。

背景技术

对于半导体器件来说，电迁移(electromigration，EM)是其主要失效机理之一。半导体器件的金属互连结构通常包括将电极端引出的金属层和各层金属连线之间的介质层，为了降低EM效应，通常的做法是在金属层的下底表面形成合金种籽(alloy seed)层，以降低金属层之间的电迁移。

然而，合金种籽层会明显的增加金属互连结构的电阻，从而降低器件的电学性能。鉴于此，相关技术中提供了一种铜表面掺杂(dopant from Cu surface)工艺，其通过在铜层的下底表面进行掺杂，以降低铜层之间的电迁移。然而，铜表面掺杂工艺需要进行长时间的热处理，对于热性能参数较差的器件，容易造成器件的失效，从而降低了器件的可靠性和良率。

发明内容

本申请提供了一种铜互连结构的形成方法，可以解决相关技术中提供的金属互连结构的形成方法中通过在金属层的下底表面形成合金种籽层以降低EM效应会明显增加铜互连结构的电阻从而降低器件的电学性能的问题。

一方面，本申请实施例提供了一种铜互连结构的形成方法，包括：

在介质层中形成沟槽，所述介质层形成于衬底上方，所述衬底表面形成有半导体器件；

在所述介质层和所述沟槽表面形成阻挡层；

在所述阻挡层表面形成种籽层；

通过电镀工艺在所述种籽层表面依次形成第一铜层和掺杂层；

在所述掺杂层上形成第二铜层；

进行平坦化处理，去除所述沟槽外的阻挡层、种籽层、第一铜层、掺杂层和第二铜层，使所述沟槽外的介质层暴露。

可选的，所述通过电镀工艺在所述种籽层表面依次形成第一铜层和掺杂层，包括：

通过第一电镀工艺在所述种籽层上沉积铜形成所述第一铜层；

通过第二电镀工艺在所述第一铜层上沉积铜和杂质元素形成所述掺杂层；

其中，所述第二电镀工艺的电流大于所述第一电镀工艺的电流。

可选的，所述第二电镀工艺中使用脉冲直流电流。

可选的，所述第一电镀工艺的标准电极电位与所述第二电镀工艺的标准电极电位的差值大于0.2伏特(V)。

可选的，所述第二电镀工艺的标准电极电位为负。

可选的，所述在所述种籽层表面形成第一铜层之后，所述第一铜层在所述沟槽中的高度为所述沟槽高度的1/3至1/2。

可选的，所述杂质元素包括锰(Mn)。

可选的，所述第二电镀工艺中的电流的值大于30安培(A)。

可选的，所述第一电镀工艺中的电流的取值范围为1安培至5安培。

可选的，所述在所述掺杂层上形成第二铜层，包括：