[发明专利]一种降低接触孔与多晶硅短接风险的方法在审
| 申请号： | 202111226272.X | 申请日： | 2021-10-21 |
| 公开（公告）号： | CN114038795A | 公开（公告）日： | 2022-02-11 |
| 发明（设计）人： | 骆静宜;景旭斌 | 申请（专利权）人： | 上海华力集成电路制造有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 戴广志 |
| 地址： | 201203 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 降低 接触 多晶 接风 方法 | ||
本发明提供一种降低接触孔与多晶硅短接风险的方法，提供接触孔的标准CD，按照大于该标准CD的尺寸刻蚀，形成接触孔；在接触孔内形成氧化层；在接触孔内的氧化层上形成SiOCN层；刻蚀去除接触孔底部的所述氧化层和SiOCN层。本发明在接触孔内淀积氧化物与SiOCN用于减小接触孔的CD，SiOCN同时作为侧壁保护层，氧化层保持电容，而SiOCN与SIN相比k值较小，电容增加较少。刻蚀接触孔底部SiOCN与氧化层时，侧壁SiOCN耐刻蚀，用以保护侧壁，同时减小接触孔与多晶硅短接的风险。
技术领域
本发明涉及半导体技术领域，特别是涉及一种降低接触孔与多晶硅短接风险的方法。
背景技术
现有的接触孔技术氧化硅(Oxide)作为层间介质层(ILD)，接触孔刻蚀(CT Etch)完成后直接沉积金属形成接触孔。
但随着器件尺寸减小，接触孔CT与多晶硅(Poly)短接风险增加，对叠对漂移(Overlay Shift)需严格控制。对此，有两种思路，一种是通过光刻(Photo)与刻蚀(Etch)减小接触孔CT的关键尺寸CD，但会导致光刻窗口(Photo Window)减小与刻蚀断路(EtchOpen)风险提高。另一种是增加多晶硅间距(Poly Space)，如减小多晶硅(Poly CD)，但器件Device漏电增加；或是放宽设计规则(Design Rule)，却使得成本提高。
因此，需要提出一种新的方法来解决上述问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种降低接触孔与多晶硅短接风险的方法，用于解决现有技术中的问题。
为实现上述目的及其他相关目的，本发明提供一种降低接触孔与多晶硅短接风险的方法，至少包括：
步骤一、提供接触孔的标准CD，按照大于该标准CD的尺寸刻蚀，形成接触孔；
步骤二、在所述接触孔内形成氧化层；
步骤三、在所述接触孔内的所述氧化层上形成SiOCN层；
步骤四、刻蚀去除所述接触孔底部的所述氧化层和所述SiOCN层。
优选地，步骤二中采用沉积的方法在所述接触孔内形成所述氧化层。
优选地，步骤二中采用原子层沉积法在所述接触孔内形成所述氧化层。
优选地，步骤二中形成的所述氧化层为氧化硅。
优选地，步骤二中在所述接触孔内的侧壁和底部均形成所述氧化层。
优选地，步骤三中在所述接触孔内形成所述SiOCN层的方法为原子层沉积法。
优选地，步骤四中刻蚀去除所述接触孔底部的所述氧化层和所述SiOCN层的同时，所述接触孔外两侧的所述氧化层和所述SiOCN层也被去除。
优选地，步骤四中刻蚀去除所述接触孔底部的所述氧化层和所述SiOCN层后，所述接触孔的CD为所述标准CD。
如上所述，本发明的降低接触孔与多晶硅短接风险的方法，具有以下有益效果：本发明在接触孔内淀积氧化物与SiOCN用于减小接触孔的CD，SiOCN同时作为侧壁保护层，氧化层保持电容，而SiOCN与SIN相比k值较小，电容增加较少。刻蚀接触孔底部SiOCN与氧化层时，侧壁SiOCN耐刻蚀，用以保护侧壁，同时减小接触孔与多晶硅短接的风险。
附图说明
图1显示为本发明中刻蚀形成较标准CD大的接触孔的结构示意图；
图2显示为本发明中在接触孔内形成一层氧化层后的结构示意图；
图3显示为本发明中在接触孔内形成SiOCN层的结构示意图；
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力集成电路制造有限公司，未经上海华力集成电路制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202111226272.X/2.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
