[发明专利]一种降低接触孔与多晶硅短接风险的方法在审
| 申请号： | 202111226272.X | 申请日： | 2021-10-21 |
| 公开（公告）号： | CN114038795A | 公开（公告）日： | 2022-02-11 |
| 发明（设计）人： | 骆静宜;景旭斌 | 申请（专利权）人： | 上海华力集成电路制造有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 戴广志 |
| 地址： | 201203 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 降低 接触 多晶 接风 方法 | ||
1.一种降低接触孔与多晶硅短接风险的方法，其特征在于，至少包括：
步骤一、提供接触孔的标准CD，按照大于该标准CD的尺寸刻蚀，形成接触孔；
步骤二、在所述接触孔内形成氧化层；
步骤三、在所述接触孔内的所述氧化层上形成SiOCN层；
步骤四、刻蚀去除所述接触孔底部的所述氧化层和所述SiOCN层。
2.根据权利要求1所述的降低接触孔与多晶硅短接风险的方法，其特征在于：步骤二中采用沉积的方法在所述接触孔内形成所述氧化层。
3.根据权利要求2所述的降低接触孔与多晶硅短接风险的方法，其特征在于：步骤二中采用原子层沉积法在所述接触孔内形成所述氧化层。
4.根据权利要求3所述的降低接触孔与多晶硅短接风险的方法，其特征在于：步骤二中形成的所述氧化层为氧化硅。
5.根据权利要求1所述的降低接触孔与多晶硅短接风险的方法，其特征在于：步骤二中在所述接触孔内的侧壁和底部均形成所述氧化层。
6.根据权利要求1所述的降低接触孔与多晶硅短接风险的方法，其特征在于：步骤三中在所述接触孔内形成所述SiOCN层的方法为原子层沉积法。
7.根据权利要求1所述的降低接触孔与多晶硅短接风险的方法，其特征在于：步骤四中刻蚀去除所述接触孔底部的所述氧化层和所述SiOCN层的同时，所述接触孔外两侧的所述氧化层和所述SiOCN层也被去除。
8.根据权利要求1所述的降低接触孔与多晶硅短接风险的方法，其特征在于：步骤四中刻蚀去除所述接触孔底部的所述氧化层和所述SiOCN层后，所述接触孔的CD为所述标准CD。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力集成电路制造有限公司，未经上海华力集成电路制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202111226272.X/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
