[发明专利]接触孔的制作方法

说明书

本申请公开了一种接触孔的制作方法，包括：在介质层中形成沟槽，介质层形成于衬底上方，衬底表面形成有半导体器件；在介质层和沟槽表面形成扩散阻挡层；通过CVD工艺在扩散阻挡层表面形成线性衬垫层；通过PVD工艺在线性衬垫层表面沉积形成衬垫层；在衬垫层表面形成铜种籽层；在铜种籽层上形成铜层，铜层填充沟槽；进行平坦化处理，去除沟槽外的扩散阻挡层、线性衬垫层、衬垫层、铜种籽层和铜层，使沟槽外的介质层暴露。本申请通过在接触孔的制作过程中，通过CVD工艺形成线性衬垫层后，通过PVD工艺在线性衬垫层表面生成衬垫层从而改善线性衬垫层的成膜质量，降低其电阻，从而提高了器件的电学性能，进而提高其可靠性。

技术领域

本申请涉及半导体制造技术领域，具体涉及一种后端(back end of line，BEOL)工艺中的接触孔(via)的制作方法。

背景技术

对于半导体器件来说，电迁移(electromigration，EM)是其主要失效机理之一。半导体器件的金属互连结构通常包括将电极端引出的金属连线、连接金属连线的接触孔和各层金属连线之间的介质层，为了降低EM效应，以铜接触孔为例，通常的做法是在铜接触孔的下底表面形成合金铜种籽(alloy seed)层，以降低电迁移。

合金铜种籽层会导致后端的电阻较高，鉴于此，相关技术中，采用纯铜的种籽层替代合金铜种籽层，在对填充后的铜层进行平坦化后，通过形成线性(linear)衬垫层以降低EM效应。在形成线性衬垫层的工序中，由于化学气相沉积(chemical vapor deposition，CVD)工艺较之物理气相沉积(physical vapor deposition，PVD)工艺阶梯覆盖(stepcoverage)能力更好且没有悬突(overhang)形貌，被广泛应用于线性衬垫层的制作工序中。

然而，通过CVD工艺沉积形成的线性衬垫层杂质较多，成膜质量较为疏松且电阻较高，从而影响了器件的电学性能，降低了器件的可靠性。

发明内容

本申请提供了一种接触孔的制作方法，可以解决相关技术中提供的接触孔由于通过CVD工艺形成线性衬垫层从而导致的器件的电学性能较差的问题。

一方面，本申请实施例提供了一种接触孔的制作方法，包括：

在介质层中形成沟槽，所述介质层形成于衬底上方，所述衬底表面形成有半导体器件；

在所述介质层和所述沟槽表面形成扩散阻挡层；

通过CVD工艺在所述扩散阻挡层表面形成线性衬垫层；

通过PVD工艺在所述线性衬垫层表面沉积形成衬垫层；

在所述衬垫层表面形成铜种籽层；

在所述铜种籽层上形成铜层，所述铜层填充所述沟槽；

进行平坦化处理，去除所述沟槽外的扩散阻挡层、线性衬垫层、衬垫层、铜种籽层和铜层，使所述沟槽外的介质层暴露。

可选的，当所述线性衬底层为线性钴层时，所述衬垫层为钴层，当所述线性衬底层为线性钌层时，所述衬垫层为钌层。

可选的，当所述衬垫层为钴层时，所述衬垫层的厚度为1埃至10埃。

可选的，在通过PVD工艺在所述线性衬垫层表面沉积形成衬垫层时的直流电源的功率为500瓦至20000瓦。

可选的，在通过PVD工艺在所述线性衬垫层表面沉积形成衬垫层时的射频功率为100瓦至2000瓦。

可选的，在通过PVD工艺在所述线性衬垫层表面沉积形成衬垫层时的偏压功率为0瓦至2000瓦。

可选的，所述扩散阻挡层包括氮化钽和/或氮化钛。

可选的，所述扩散阻挡层包括至少一层复合层，所述复合层包括氮化钽层和钽层。