[发明专利]接触孔的制作方法在审
| 申请号： | 202111226189.2 | 申请日： | 2021-10-21 |
| 公开（公告）号： | CN114038794A | 公开（公告）日： | 2022-02-11 |
| 发明（设计）人： | 鲍宇;曾招钦 | 申请（专利权）人： | 上海华力集成电路制造有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768;C23C14/18;C23C16/06;C23C28/00;C23C14/06 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 戴广志 |
| 地址： | 201203*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 接触 制作方法 | ||
1.一种接触孔的制作方法，其特征在于，包括：
在介质层中形成沟槽，所述介质层形成于衬底上方，所述衬底表面形成有半导体器件；
在所述介质层和所述沟槽表面形成扩散阻挡层；
通过CVD工艺在所述扩散阻挡层表面形成线性衬垫层；
通过PVD工艺在所述线性衬垫层表面沉积形成衬垫层；
在所述衬垫层表面形成铜种籽层；
在所述铜种籽层上形成铜层，所述铜层填充所述沟槽；
进行平坦化处理，去除所述沟槽外的扩散阻挡层、线性衬垫层、衬垫层、铜种籽层和铜层，使所述沟槽外的介质层暴露。
2.根据权利要求1所述的方法，其特征在于，当所述线性衬底层为线性钴层时，所述衬垫层为钴层，当所述线性衬底层为线性钌层时，所述衬垫层为钌层。
3.根据权利要求2所述的方法，其特征在于，当所述衬垫层为钴层时，所述衬垫层的厚度为1埃至10埃。
4.根据权利要求3所述的方法，其特征在于，在通过PVD工艺在所述线性衬垫层表面沉积形成衬垫层时的直流电源的功率为500瓦至20000瓦。
5.根据权利要求4所述的方法，其特征在于，在通过PVD工艺在所述线性衬垫层表面沉积形成衬垫层时的射频功率为100瓦至2000瓦。
6.根据权利要求5所述的方法，其特征在于，在通过PVD工艺在所述线性衬垫层表面沉积形成衬垫层时的偏压功率为0瓦至2000瓦。
7.根据权利要求1至6任一所述的方法，其特征在于，所述扩散阻挡层包括氮化钽和/或氮化钛。
8.根据权利要求1至6任一所述的方法，其特征在于，所述扩散阻挡层包括至少一层复合层，所述复合层包括氮化钽层和钽层。
9.根据权利要求7或8所述的方法，其特征在于，所述线性衬垫层为线性钴层或线性钌层。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力集成电路制造有限公司，未经上海华力集成电路制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202111226189.2/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
