[发明专利]表面粗糙的多晶硅结构的刻蚀方法

说明书

本申请涉及半导体集成电路制造技术领域，具体涉及一种表面粗糙的多晶硅结构的刻蚀方法。所述方法包括以下步骤：提供至少一层表面粗糙的多晶硅结构，一层多晶硅结构包括表面粗糙的多晶硅层和覆盖在多晶硅层粗糙面上的介质层，介质层的形貌与多晶硅层的粗糙面形貌一致；使得介质层上形成抗反射层；通过光刻工艺，在反射层上定义出刻蚀图案，刻蚀图案包括刻蚀区和保护区；基于刻蚀图案，进行第一刻蚀，刻蚀去除刻蚀区位置处的抗反射层，形成位于介质层中的第一刻蚀停止面，第一刻蚀停止面表面平滑；基于刻蚀图案，进行各向同性的第二刻蚀，刻蚀去除刻蚀区位置处剩余的介质层；基于刻蚀图案，刻蚀去除刻蚀区位置处的多晶硅层。

技术领域

本申请涉及半导体集成电路制造技术领域，具体涉及一种多晶硅结构刻蚀方法。

背景技术

DTC(Deep Trench Capacitance，深沟槽电容)用于存储电荷，通常包括如图1所示的多层多晶硅极板110，相邻两层多晶硅极板110之间形成介质层120，该介质层120的材质可以为通过热氧化工艺制作的氧化层。

为了使得该DTC能够存储更多的电荷，可以通过增大多晶硅极板的表面面积得以实现。在相关技术中，可以采用使得多晶硅极板表面粗糙化的方法，以有效增加多晶硅极板的表面。

但是由于相关技术将多晶硅极板的表面粗糙度增大，使得位于相邻两层多晶硅极板之间的介质层的形貌，也随着多晶硅极板表面的粗糙变化而产生起伏，形成突起或凹陷状。从而在刻蚀多晶硅时，突起或凹陷位置处的介质层难以被刻蚀去除，未被刻蚀去除的介质层会阻挡后续对多晶硅极板的刻蚀，使得多晶硅残留。若为了能够避免多晶硅残留而采用过刻蚀的方案，容易对多晶硅极板的形貌产生不利影响，甚至会出现硅穿孔的问题。

发明内容

本申请提供了一种表面粗糙的多晶硅结构的刻蚀方法，可以解决相关技术中采用过刻蚀的方案去除多晶硅残留，容易对多晶硅极板的形貌产生不利影响，出现硅穿孔的问题。

为了解决背景技术中所述的技术问题，本申请提供一种表面粗糙的多晶硅结构的刻蚀方法，所述表面粗糙的多晶硅结构的刻蚀方法包括以下步骤：

提供至少一层表面粗糙的多晶硅结构，一层所述多晶硅结构包括表面粗糙的多晶硅层和覆盖在所述多晶硅层粗糙面上的介质层，所述介质层的形貌与所述多晶硅层的粗糙面形貌一致；

使得所述介质层上形成抗反射层；

通过光刻工艺，在所述反射层上定义出刻蚀图案，所述刻蚀图案包括刻蚀区和保护区；

基于所述刻蚀图案，进行第一刻蚀，刻蚀去除所述刻蚀区位置处的抗反射层，形成位于所述介质层中的第一刻蚀停止面，所述第一刻蚀停止面表面平滑；

基于所述刻蚀图案，进行各向同性的第二刻蚀，刻蚀去除所述刻蚀区位置处剩余的介质层；

基于所述刻蚀图案，刻蚀去除所述刻蚀区位置处的多晶硅层。

可选地，在同一刻蚀条件下，对所述抗反射层的刻蚀速率大于对所述介质层的刻蚀速率。

可选地，在同一刻蚀条件下，对所述抗反射层的刻蚀速率是对所述介质层的刻蚀速率的6倍至8倍。

可选地，所述基于所述刻蚀图案，刻蚀去除所述刻蚀区位置处的多晶硅层的步骤，包括：

基于所述刻蚀图案，以第一刻蚀速率，从所述刻蚀区位置处的多晶硅层的上表面开始进行多晶硅层主体刻蚀，形成位于所述多晶硅层中的第二刻蚀停止面；

基于所述刻蚀图案，以第二刻蚀速率，从所述第二刻蚀停止面开始进行多晶硅层底部刻蚀；

基于所述刻蚀图案，以第三刻蚀速率，刻蚀去除所述多晶硅层中剩余的多晶硅。

可选地，在同一刻蚀条件下，所述第二刻蚀速率大于所述第一刻蚀速率。