[发明专利]非易失存储器及其制备方法

说明书

本发明提供了一种非易失存储器，包括顺次设置的控制栅层、控制栅介电层、浮栅层、隧穿层、沟道层和源漏电极，所述浮栅层包括氮化硅层和石墨烯层，所述氮化硅层覆盖所述控制栅介电层背向所述控制栅层的一面的部分或全部，所述石墨烯层覆盖所述氮化硅层背向所述控制栅介电层的一面的部分或全部，所述隧穿层覆盖所述石墨烯层背向所述氮化硅层的一面的部分或全部，所述沟道层覆盖所述隧穿层背向所述石墨烯层的一面的部分或全部，其中，所述隧穿层的材料为氮化硼，所述沟道层的材料为硒化铟，降低了非易失存储器的功耗、提高了非易失存储器的电荷保持性和读写速度。本发明还提供了所述非易失存储器的制备方法。

技术领域

本发明涉及存储器技术领域，尤其涉及一种非易失存储器及其制备方法。

背景技术

计算机中的存储器主要包括：静态随机存取存储器(Static Random-AccessMemory，SRAM)、动态随机存取存储器(Dynamic RandomAccess Memory，DRAM)和闪存(Flash)。SRAM与DRAM有纳秒级的写入速度，然而数据保持能力只有毫秒级，并且需要较高的功耗，相较于SRAM与DRAM，闪存作为一种非易失存储器，能低功耗的存储数据，其数据保持能力可以达到10年，但闪存的读写速度较为缓慢，限制了闪存在高速缓存领域的应用。

因此，有必要开发一种新型的非易失存储器及其制备方法以解决现有技术中存在的上述问题。

发明内容

本发明的目的在于提供一种非易失存储器及其制备方法，以提高非易失存储器的电荷保持性和读写速度。

为实现上述目的，本发明提供了一种非易失存储器，包括顺次设置的控制栅层、控制栅介电层、浮栅层、隧穿层、沟道层和源漏电极，所述控制栅介电层覆盖所述控制栅层的一面的部分或全部，所述浮栅层覆盖所述控制栅介电层背向所述控制栅层的一面的部分或全部，所述浮栅层包括氮化硅层和石墨烯层，所述氮化硅层覆盖所述控制栅介电层背向所述控制栅的一面的部分或全部，所述石墨烯层覆盖所述氮化硅层背向所述控制栅介电层的一面的部分或全部，所述隧穿层覆盖所述石墨烯层背向所述氮化硅层的一面的部分或全部，所述沟道层覆盖所述隧穿层背向所述石墨烯层的一面的部分或全部，其中，所述隧穿层的材料为氮化硼，所述沟道层的材料为硒化铟。

本发明的所述的非易失存储器的有益效果在于：所述浮栅层包括氮化硅层和石墨烯层，所述氮化硅层覆盖所述控制栅介电层背向所述控制栅的一面的部分或全部，所述石墨烯层覆盖所述氮化硅层背向所述控制栅介电层的一面的部分或全部，所述隧穿层覆盖所述石墨烯层背向所述氮化硅层的一面的部分或全部，所述沟道层覆盖所述隧穿层背向所述石墨烯层的一面的部分或全部，所述石墨烯层能够俘获来自所述沟道层的电荷，所述石墨烯层中的被俘获电荷能够进一步被所述氮化硅层中的深能级陷阱所俘获，使得所述非易失存储器的电荷保持特性提高；所述石墨烯层、所述隧穿层和所述沟道层堆叠形成具有原子级平整的界面，使得所述非易失存储器的读写速度提升、功耗降低。

可选的，所述控制栅层的材料为电阻率小于0.001Ω·cm的重掺硅，所述控制栅介电层的材料为二氧化硅。其有益效果在于：所述控制栅层的材料为电阻率小于0.001Ω·cm的掺杂硅，有助于进一步降低所述非易失存储器的功耗，二氧化硅介电常数只有3.9，击穿电场高，能够优化所述控制栅介电层的性能。

可选的，所述源漏电极的材料为Ti/Au合金、Cr/Au合金、Ti/Pt合金中的任意一种。

可选的，所述源漏电极的材料为二维导电材料。

可选的，所述氮化硅层、所述石墨烯层、所述隧穿层和所述沟道层的厚度均为10-20nm。

可选的，所述控制栅介电层的厚度为50-300nm。

本发明还提供了一种非易失存储器的制备方法，包括以下步骤：

S1：提供控制栅层，在所述控制栅层的一面的部分或全部形成控制栅介电层；